

日立マイクロコンピュータ
H8/300Hシリーズ
プログラミングマニュアル

HITACHI

ADJ-802-071B

1. 本資料に記載された製品及び製品の仕様は、予告なく変更されることがあります。
2. 本資料に記載された内容は、正確かつ信頼し得るものであります。ただし、これら掲載された情報、製品または図面の使用に起因する損害または特許権その他権利の侵害に関しては、㈱日立製作所は一切その責任を負いません。
3. 本資料によって第三者または㈱日立製作所の特許権その他権利の実施権を許諾するものではありません。
4. 本資料の一部または全部を当社に無断で転載または複数することを堅くお断りいたします。
5. 日立半導体は、人命にかかる装置用として特別に開発したものは用意しておりません。ライフサポート関連の医療機器用として日立半導体の採用をお考えのお客様は、当社営業窓口へお客様にてシステム設計上の対策をして頂けるかを是非ご連絡頂きますようお願い致します。

は　じ　め　に

H8/300Hシリーズは、内部32ビット構成のH8/300H CPUをコアとしています。H8/300H CPUは、16ビット×16本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備え、16Mバイトのリニアなアドレス空間を扱うことができます。命令は、H8/300シリーズとオブジェクトレベルで上位互換を保っており、容易にH8/300シリーズから移行できます。また、高級言語Cで書かれたプログラムも効率的に実行できます。

本マニュアルは、*H8/300H CPUの命令の詳細について記載しており、H8/300Hシリーズ共通に使用することができます。*

なお、ハードウェアの詳細については、当該LSIのハードウェアマニュアルをご覧ください。

目 次

第1章 CPU	1
1.1 概要	1
1.1.1 特長	1
1.1.2 H8/300CPUとの相違点	2
1.2 CPU動作モード	3
1.3 アドレス空間	7
1.4 レジスタ構成	8
1.4.1 概要	8
1.4.2 汎用レジスタ	9
1.4.3 コントロールレジスタ	10
1.4.4 CPU内部レジスタの初期値	11
1.5 データ構成	12
1.5.1 汎用レジスタのデータ構成	12
1.5.2 メモリ上でのデータ構成	13
1.6 命令セット	15
1.6.1 概要	15
1.6.2 命令とアドレッシングモードの組合せ	16
1.6.3 命令の機能別一覧	18
1.6.4 命令の基本フォーマット	27
1.7 アドレッシングモードと実効アドレスの計算方法	29
第2章 各命令の説明	37
2.1 表と記号の説明	37
2.1.1 アセンブラフォーマット	38
2.1.2 オペレーション	39
2.1.3 コンディションコード	40
2.1.4 インストラクションフォーマット	40
2.1.5 レジスタの指定方法	41
2.1.6 ビット操作命令におけるビットデータのアクセス方法	42
2.2 各命令の説明	43
2.2.1 (1) ADD(B)	44
2.2.1 (2) ADD(W)	45
2.2.1 (3) ADD(L)	46
2.2.2 ADDS	47
2.2.3 ADDX	48

2.2.4 (1) AND(B)	49
2.2.4 (2) AND(W)	50
2.2.4 (3) AND(L)	51
2.2.5 ANDC	52
2.2.6 BAND	53
2.2.7 Bcc	54
2.2.8 BCLR	56
2.2.9 BIAND	57
2.2.10 BILD	58
2.2.11 BIOR	59
2.2.12 BIST	60
2.2.13 BIXOR	61
2.2.14 BLD	62
2.2.15 BNOT	63
2.2.16 BOR	64
2.2.17 BSET	65
2.2.18 BSR	66
2.2.19 BST	67
2.2.20 BTST	68
2.2.21 BXOR	69
2.2.22 (1) CMP(B)	70
2.2.22 (2) CMP(W)	71
2.2.22 (3) CMP(L)	72
2.2.23 DAA	73
2.2.24 DAS	74
2.2.25 (1) DEC(B)	75
2.2.25 (2) DEC(W)	76
2.2.25 (3) DEC(L)	77
2.2.26 (1) DIVXS(B)	78
2.2.26 (2) DIVXS(W)	79
2.2.26 (3) DIVXS	80
2.2.27 (1) DIVXU(B)	83
2.2.27 (2) DIVXU(W)	84
2.2.27 (3) DIVXU	85
2.2.28 (1) EEPMOV(B)	88
2.2.28 (2) EEPMOV(W)	89
2.2.29 (1) EXTS(W)	91
2.2.29 (2) EXTS(L)	92
2.2.30 (1) EXTU(W)	93
2.2.30 (2) EXTU(L)	94

2.2.31 (1) INC(B)	95
2.2.31 (2) INC(W)	96
2.2.31 (3) INC(L)	97
2.2.32 JMP	98
2.2.33 JSR	99
2.2.34 (1) LDC(B)	100
2.2.34 (2) LDC(W)	101
2.2.35 (1) MOV(B)	103
2.2.35 (2) MOV(W)	104
2.2.35 (3) MOV(L)	105
2.2.35 (4) MOV(B)	106
2.2.35 (5) MOV(W)	108
2.2.35 (6) MOV(L)	110
2.2.35 (7) MOV(B)	112
2.2.35 (8) MOV(W)	114
2.2.35 (9) MOV(L)	116
2.2.36 MOVFPE	118
2.2.37 MOVTPE	119
2.2.38 (1) MULXS(B)	120
2.2.38 (2) MULXS(W)	121
2.2.39 (1) MULXU(B)	122
2.2.39 (2) MULXU(W)	123
2.2.40 (1) NEG(B)	124
2.2.40 (2) NEG(W)	125
2.2.40 (3) NEG(L)	126
2.2.41 NOP	127
2.2.42 (1) NOT(B)	128
2.2.42 (2) NOT(W)	129
2.2.42 (3) NOT(L)	130
2.2.43 (1) OR(B)	131
2.2.43 (2) OR(W)	132
2.2.43 (3) OR(L)	133
2.2.44 ORC	134
2.2.45 (1) POP(W)	135
2.2.45 (2) POP(L)	136
2.2.46 (1) PUSH(W)	137
2.2.46 (2) PUSH(L)	138
2.2.47 (1) ROTL(B)	139
2.2.47 (2) ROTL(W)	140
2.2.47 (3) ROTL(L)	141

2.2.48 (1) ROTR(B)	142
2.2.48 (2) ROTR(W)	143
2.2.48 (3) ROTR(L)	144
2.2.49 (1) ROTXL(B)	145
2.2.49 (2) ROTXL(W)	146
2.2.49 (3) ROTXL(L)	147
2.2.50 (1) ROTXR(B)	148
2.2.50 (2) ROTXR(W)	149
2.2.50 (3) ROTXR(L)	150
2.2.51 RTE	151
2.2.52 RTS	152
2.2.53 (1) SHAL(B)	153
2.2.53 (2) SHAL(W)	154
2.2.53 (3) SHAL(L)	155
2.2.54 (1) SHAR(B)	156
2.2.54 (2) SHAR(W)	157
2.2.54 (3) SHAR(L)	158
2.2.55 (1) SHLL(B)	159
2.2.55 (2) SHLL(W)	160
2.2.55 (3) SHLL(L)	161
2.2.56 (1) SHLR(B)	162
2.2.56 (2) SHLR(W)	163
2.2.56 (3) SHLR(L)	164
2.2.57 SLEEP	165
2.2.58 (1) STC(B)	166
2.2.58 (2) STC(W)	167
2.2.59 (1) SUB(B)	169
2.2.59 (2) SUB(W)	170
2.2.59 (3) SUB(L)	171
2.2.60 SUBS	172
2.2.61 SUBX	173
2.2.62 TRAPA	174
2.2.63 (1) XOR(B)	175
2.2.63 (2) XOR(W)	176
2.2.63 (3) XOR(L)	177
2.2.64 Xorc	178

2.3 命令セット一覧	179
2.3.1 命令とアドレッシングモードの組合せ	179
2.3.2 命令セット一覧	180
2.4 命令コード一覧	188
2.5 オペレーションコードマップ	196
2.6 命令実行ステート数	199
2.7 コンディションコードの変化	205
2.8 命令実行中のバス状態	209
第3章 処理状態	215
3.1 概要	215
3.2 プログラム実行状態	217
3.3 例外処理状態	217
3.3.1 例外処理の種類と優先度	217
3.3.2 例外処理の動作	218
3.4 バス権解放状態	220
3.5 リセット状態	220
3.6 低消費電力状態	220
3.6.1 スリープモード	220
3.6.2 ソフトウェアスタンバイモード	220
3.6.3 ハードウェアスタンバイモード	220
第4章 基本動作タイミング	221
4.1 概要	221
4.2 内蔵メモリ(RAM, ROM)	221
4.3 内蔵周辺モジュールアクセスタイミング	222
4.4 外部アドレス空間アクセスタイミング	223

1. CPU

1.1 概要

H8/300H CPUは、H8/300CPUの上位互換のアーキテクチャを持つ内部32ビット構成の高速CPUです。H8/300H CPUは、16ビット×16本の汎用レジスタを持ち、16Mバイトのリニアなアドレス空間を扱うことができ、リアルタイム制御に最適です。

1.1.1 特長

H8/300H CPUには、次の特長があります。

■ H8/300CPUの上位互換

H8/300オブジェクトプログラムを実行可能

■ 汎用レジスタ方式

16ビット×16本 (8ビット×16本、32ビット×8本としても使用可能)

■ 62種類の基本命令

8/16/32ビット演算命令

乗除算命令

強力なビット操作命令

■ 8種類のアドレッシングモード

レジスタ直接 (Rn)

レジスタ間接 (@ERn)

ディスプレースメント付レジスタ間接 (@ (d:16,ERn) /@ (d:24,ERn))

ポストインクリメント/プリデクリメントレジスタ間接 (@ERn+/-ERn)

絶対アドレス (@aa:8 / @aa:16 / @aa:24)

イミディエイト (#xx:8 / #xx:16 / #xx:32)

プログラムカウンタ相対 (@ (d:8,PC) /@ (d:16,PC))

メモリ間接 (@@aa:8)

■ 16Mバイトのアドレス空間

■ 高速動作

頻出命令をすべて2~4ステートで実行

最高動作周波数:16MHz

8/16/32ビットレジスタ間加減算	125ns
--------------------	-------

8×8ビットレジスタ間乗算	875ns
---------------	-------

16÷8ビットレジスタ間除算	875ns
----------------	-------

16×16ビットレジスタ間乗算	1375ns
-----------------	--------

32÷16ビットレジスタ間除算	1375ns
-----------------	--------

■ 2種類のCPU動作モード

ノーマルモード/アドバンストモード

■低消費電力状態

SLEEP命令により低消費電力状態に遷移

1.1.2 H8/300CPUとの相違点

H8/300H CPUは、H8/300CPUに対して、次の点が追加、拡張されています。

■汎用レジスタを拡張

16ビット×8本の拡張レジスタを追加

■アドレス空間を拡張

ノーマルモードのとき、H8/300CPUと同一の64kバイトのアドレス空間を使用可能

アドバンストモードのとき、最大16Mバイトのアドレス空間を使用可能

■アドレッシングモードを強化

16Mバイトのアドレス空間を有効に使用可能

■命令強化

符号付き乗除算命令などを追加

1.2 CPU動作モード

H8/300H CPUは、ノーマルモードおよびアドバンストモードの2つのCPU動作モードをもっています。サポートするアドレス空間は、ノーマルモードの場合最大64kバイト、アドバンストモードの場合最大16Mバイトとなります。

各モードはLSIのモード端子によって選択されます。詳細は当該LSIのハードウェアマニュアルを参照してください。




図1.1 CPU動作モード

(1) ノーマルモード

ノーマルモードでは例外処理ベクタ、スタックの構造がH8/300CPUと同一になります。

(a) アドレス空間

H8/300CPUと同様、最大64kバイトをアクセス可能です。

(b) 拡張レジスタ (En)

拡張レジスタ (E0~E7) は、16ビットレジスタとして、または32ビットレジスタの上位16ビットとして使用できます。

拡張レジスタEnは、対応する汎用レジスタRnをアドレスレジスタとして使用している場合でも、16ビットレジスタとして任意の値を設定することができます（ただし、ブリデクリメントレジスタ間接 (@-Rn)、ポストインクリメントレジスタ間接 (@Rn+)により汎用レジスタRnが参照された場合、キャリーボローが発生すると、対応する拡張レジスタEnの内容に伝播しますので注意してください）。

(c) 命令セット

H8/300CPUに対して追加された命令およびアドレッシングモードはすべて使用できます。実効アドレス (EA) の下位16ビットのみが有効となります。

(d) 例外処理ベクタテーブルおよびメモリ間接の分岐アドレス

ノーマルモードでは、H'0000から始まる先頭領域に例外処理ベクタテーブル領域が割り当てられており、各16ビットの分岐先アドレスを格納します。ノーマルモードの例外処理ベクタテーブルの構造を図1.2に示します。例外処理ベクタテーブルは各製品ごとに異なりますので、詳細は当該LSIのハードウェアマニュアルを参照してください。





図1.2 例外処理ベクタテーブル（ノーマルモード）

メモリ間接（@@aa:8）は、JMPおよびJSR命令で使用されます。命令コードに含まれる8ビット絶対アドレスによりメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。

ノーマルモードでは、オペランドは16ビット（ワード）となり、この16ビットが分岐先アドレスとなります。なお、分岐先アドレスを格納できるのは、H'0000～H'00FFの領域であり、この範囲の先頭領域は例外処理ベクタテーブルと共通となっていますので注意してください。

(e) スタック構造

サブルーチン分岐時のPCのスタック構造と、例外処理時のPCとCCRのスタックの構造を図1.3に示します。



【注】*リターン時には無視されます。

図1.3 ノーマルモードのスタック構造

(2) アドバンストモード

(a) アドレス空間

最大16Mバイトをリニアにアクセス可能です。

(b) 拡張レジスタ (En)

拡張レジスタ (E0~E7) は、16ビットレジスタとして、または32ビットレジスタ・アドレスレジスターの上位16ビットとして使用できます。

(c) 命令セット

命令およびアドレシングモードはすべて使用できます。

(d) 例外処理ベクタテーブル、メモリ間接の分岐アドレス

アドバンストモードでは、H'0000000から始まる先頭領域に32ビット単位で例外処理ベクタテーブル領域が割り当てられており、上位8ビットは無視され24ビットの分岐先アドレスを格納します（図1.4参照）。例外処理ベクタテーブルは各製品ごとに異なりますので、詳細は当該LSIのハードウェアマニュアルを参照してください。




図1.4 例外処理ベクタテーブル（アドバンストモード）

メモリ間接 (@@aa:8) は、JMPおよびJSR命令で使用されます。命令コードに含まれる8ビット絶対アドレスによりメモリ上のオペランドを指定し、この内容が分岐先アドレスとなります。

アドバンストモードでは、オペランドは32ビット（ロングワード）となり、この32ビットの下位24ビットが分岐先アドレスとなります。なお、分岐先アドレスを格納できるのは、H'000000～H'0000FFの領域であり、この範囲の先頭領域は例外処理ベクタテーブルと共通となっていますので注意してください。

(e) スタック構造

アドバンストモード時のサブルーチン分岐時のPCのスタック構造と、例外処理時のPCとCCRのスタックの構造を図1.5に示します。




図1.5 アドバンストモードのスタック構造

1.3 アドレス空間

H8/300H CPUのメモリマップを図1.6に示します。H8/300H CPUは、ノーマルモードのとき最大64kバイト、またアドバンストモードのとき最大16Mバイトのアドレス空間をリニアに使用することができます。

アドレス空間は動作モードなどによって異なります。詳細は当該LSIのハードウェアマニュアルを参照してください。




図1.6 メモリマップ


1.4 レジスタ構成

1.4.1 概要

H8/300H CPUの内部レジスタ構成を図1.7に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの2つに分類することができます。

汎用レジスタ (Rn) と拡張レジスタ (En)

	15	0 7	0 7	0
ER0	E0	R0H	R0L	
ER1	E1	R1H	R1L	
ER2	E2	R2H	R2L	
ER3	E3	R3H	R3L	
ER4	E4	R4H	R4L	
ER5	E5	R5H	R5L	
ER6	E6	R6H	R6L	
ER7(SP)	E7	R7H	R7L	



コントロールレジスタ (CR)

《記号説明》

- SP : スタックポインタ
- PC : プログラムカウンタ
- CCR : コンディションコードレジスタ
- I : 割込みマスクビット
- UI : ユーザビット／割込みマスクビット
- H : ハーフキャリフラグ
- U : ユーザビット
- N : ネガティブフラグ
- Z : ゼロフラグ
- V : オーバフローフラグ
- C : キャリフラグ

図1.7 CPU内部レジスタ構成

1.4.2 汎用レジスタ

H8/300H CPU は、32ビット長の汎用レジスタを8本持っています。汎用レジスタは、すべて同じ機能を持っており、アドレスレジスタとしてもデータレジスタとしても使用することができます。データレジスタとしてしては32ビット、16ビットおよび8ビットレジスタとして使用できます。

アドレスレジスタおよび32ビットレジスタとしては、一括して汎用レジスタER (ER0~ER7) として使用します。

16ビットレジスタとしては、汎用レジスタERを分割して汎用レジスタE (E0~E7) 、汎用レジスタR (R0~R7) として使用します。これらは同等の機能を持っており、16ビットレジスタを最大16本まで使用することができます。なお、汎用レジスタE (E0~E7) を、特に拡張レジスタと呼ぶ場合があります。

8ビットレジスタとしては、汎用レジスタRを分割して汎用レジスタRH (R0H~R7H) 、汎用レジスタRL (R0L~R7L) として使用します。これらは同等の機能を持っており、8ビットレジスタを最大16本まで使用することができます。

汎用レジスタの使用方法を図1.8に示します。各レジスタ独立に使用方法を選択することができます。

- アドレスレジスタ

- 32ビットレジスタ

- 16ビットレジスタ

- 8ビットレジスタ




図1.8 汎用レジスタの使用方法

汎用レジスタER7には、汎用レジスタとしての機能に加えて、スタックポインタ（SP）としての機能が割り当てられており、例外処理やサブルーチン分岐などで暗黙的に使用されます。スタックの状態を図1.9に示します。




図1.9 スタックの状態

1.4.3 コントロールレジスタ

コントロールレジスタには、24ビットのプログラムカウンタ（PC）と8ビットのコンディションコードレジスタ（CCR）があります。

(1) プログラムカウンタ (PC)

24ビットのカウンタで、CPUが次に実行する命令のアドレスを示しています。CPUの命令は、すべて2バイト（ワード）を単位としているため、最下位ビットは無効です（命令コードのリード時には最下位ビットは“0”とみなされます）。

(2) コンディションコードレジスタ (CCR)

8ビットのレジスタで、CPUの内部状態を示しています。割込みマスクビット（I）とハーフキャリ（H）、ネガティブ（N）、ゼロ（Z）、オーバフロー（V）、キャリ（C）の各フラグを含む8ビットで構成されています。

ビット7: 割込みマスクビット（I）

本ビットが“1”にセットされると、割込みがマスクされます。ただし、NMIはIビットに関係なく受け付けられます。例外処理の実行が開始されたときに“1”にセットされます。

ビット6: ユーザビット／割込みマスクビット（UI）

ソフトウェア（LDC、STC、ANDC、ORC、XORC命令）でリード／ライトできます。割込みマスクビットとしても使用可能です。詳細は当該LSIのハードウェアマニュアルを参照してください。

ビット5: ハーフキャリフラグ (H)

ADD.B, ADDX.B, SUB.B, SUBX.B, CMP.B, NEG.B命令の実行により、ビット3にキャリまたはボローが生じたとき“1”にセットされ、生じなかつたとき“0”にクリアされます。また、ADD.W, SUB.W, CMP.W, NEG.W命令の実行により、ビット11にキャリまたはボローが生じたとき、ADD.L, SUB.L, CMP.L, NEG.L命令の実行により、ビット27にキャリまたはボローが生じたとき“1”にセットされ、生じなかつたとき“0”にクリアされます。

ビット4: ユーザビット (U)

ソフトウェア (LDC, STC, ANDC, ORC, XORC命令) でリード／ライトできます。

ビット3: ネガティブフラグ (N)

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

ビット2: ゼロフラグ (Z)

データがゼロのとき“1”にセットされ、ゼロ以外のとき“0”にクリアされます。

ビット1: オーバフローフラグ (V)

算術演算命令の実行により、オーバフローが生じたとき“1”にセットされます。それ以外のとき“0”にクリアされます。

ビット0: キャリフラグ (C)

演算の実行により、キャリが生じたとき“1”にセットされ、生じなかつたとき“0”にクリアされます。キャリには次の種類があります。

- (a) 加算結果のキャリ
- (b) 減算結果のボロー
- (c) シフト／ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。

各命令ごとのフラグの変化については、2.2.1以降の各命令の説明を参照してください。

CCRは、LDC, STC, ANDC, ORC, XORC命令で操作することができます。また、N, Z, V, Cの各フラグは、条件分岐命令 (Bcc) で使用されます。

1.4.4 CPU内部レジスタの初期値

リセット例外処理によって、CPU内部レジスタのうち、PCはペクタからロードすることにより初期化され、CCRのIビットは“1”にセットされますが、汎用レジスタとCCRの他のビットは初期化されません。SP (ER7) の初期値も不定です。したがって、リセット直後に、MOV.L命令を使用してSPの初期化を行ってください。

1.5 データ構成

H8/300H CPU は、1ビット、4ビットBCD、8ビット（バイト）、16ビット（ワード）、および32ビット（ロングワード）のデータを扱うことができます。

1ビットデータはビット操作命令で扱われ、オペランドデータ（バイト）の第nビット（ $n=0,1,2,\dots,7$ ）という形式でアクセスされます。


なお、DAAおよびDASの10進補正命令では、バイトデータは2桁の4ビットBCDデータとなります。

1.5.1 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図1.10に示します。

データ形	汎用レジスタ	データイメージ
1ビットデータ	RnH	
1ビットデータ	RnL	
4ビットBCDデータ	RnH	
4ビットBCDデータ	RnL	
バイトデータ	RnH	
バイトデータ	RnL	

図1.10 汎用レジスタのデータ構成 (1)



《記号説明》

ERn	: 汎用レジスタER
En	: 汎用レジスタE
Rn	: 汎用レジスタR
RnH	: 汎用レジスタRH
RnL	: 汎用レジスタRL
MSB	: 最上位ビット
LSB	: 最下位ビット

図1.10 汎用レジスタのデータ構成 (2)

1.5.2 メモリ上でのデータ構成

メモリ上でのデータ構成を図1.11に示します。

H8/300H CPUは、メモリ上のワードデータ／ロングワードデータをアクセスすることができます。これらは、偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ／ロングワードデータをアクセスした場合、アドレスの最下位ビットは“0”とみなされ、1番地前から始まるデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。




図1.11 メモリ上でのデータ構成

なお、SP (ER7) をアドレスレジスタとしてス택クをアクセスするときは、必ずワードサイズまたはロングワードサイズでアクセスしてください。

1.6 命令セット

1.6.1 概要

H8/300H CPU の命令は合計62種類あり、各命令のもつ機能によって表1.1に示すように分類されます。各命令についての詳細は「2.2 各命令の説明」を参照してください。

表1.1 命令の分類

機能	命令	種類
データ転送命令	MOV, PUSH ^{*1} , POP ^{*1} , MOVTPE, MOVFPPE	3
算術演算命令	ADD, SUB, ADDX, SUBX, INC, DEC, ADDS, SUBS, DAA, DAS, MULXU, MULXS, DIVXU, DIVXS, CMP, NEG, EXTIS, EXTU	18
論理演算命令	AND, OR, XOR, NOT	4
シフト命令	SHAL, SHAR, SHLL, SHLR, ROTL, ROTR, ROTXL, ROTXR	8
ビット操作命令	BSET, BCLR, BNOT, BTST, BAND, BIAND, BOR, BIOR, BXOR, BIXOR, BLD, BILD, BST, BIST	14
分岐命令	Bcc ^{*2} , JMP, BSR, JSR, RTS	5
システム制御命令	TRAPA, RTE, SLEEP, LDC, STC, ANDC, ORC, XORC, NOP	9
ブロック転送命令	EEPMOV	1

合計62種類

【注】 H8/300H CPU で追加された命令

*¹ POP.W Rn, PUSH.W Rn は、それぞれ MOV.W @SP+, Rn, MOV.W Rn, @-SP と同一です。

また、POP.L ERn, PUSH.L ERn は、それぞれ MOV.L @SP+, ERn, MOV.L ERn, @-SP と同一です。

*² Bccは条件分岐命令の総称です。

1.6.2 命令とアドレッシングモードの組合せ

H8/300H CPUで使用できる命令とアドレッシングモードの組合せを表1.2に示します。

表1.2 命令とアドレッシングモードの組合せ

機能	命令	アドレッシングモード													
		#XX	Rn	@ERn	@(d:16,ERn)	@(d:24,ERn)	@-ERn@ERn+	@aa:8	@aa:16	@aa:24	@(d:8,PC)	@(d:16,PC)	@@aa:8	—	
データ転送命令	MOV	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL	—	—	—	—	
	POP, PUSH	—	—	—	—	—	—	—	—	—	—	—	—	WE	
	MOVEPE,	—	—	—	—	—	—	—	B	—	—	—	—	—	
	MOVTP	—	—	—	—	—	—	—	—	—	—	—	—	—	
算術演算命令	ADD, CMP	BWL	BWL	—	—	—	—	—	—	—	—	—	—	—	
	SUB	WL	BWL	—	—	—	—	—	—	—	—	—	—	—	
	ADDX, SUBX	B	B	—	—	—	—	—	—	—	—	—	—	—	
	ADDS, SUBS	—	L'	—	—	—	—	—	—	—	—	—	—	—	
	INC, DEC	—	BWL	—	—	—	—	—	—	—	—	—	—	—	
	DAA, DAS	—	B	—	—	—	—	—	—	—	—	—	—	—	
	MULXU,	—	BW	—	—	—	—	—	—	—	—	—	—	—	
	DIVXU	—	—	—	—	—	—	—	—	—	—	—	—	—	
	MULXS,	—	BW	—	—	—	—	—	—	—	—	—	—	—	
	DIVXS	—	—	—	—	—	—	—	—	—	—	—	—	—	
算術演算命令	NEG	—	BWL	—	—	—	—	—	—	—	—	—	—	—	
	EXTU, EXTS	—	WL	—	—	—	—	—	—	—	—	—	—	—	
論理命令	AND, OR,	BWL	BWL	—	—	—	—	—	—	—	—	—	—	—	
	XOR	—	—	—	—	—	—	—	—	—	—	—	—	—	
論理命令	NOT	—	BWL	—	—	—	—	—	—	—	—	—	—	—	
	シフト命令	—	BWL	—	—	—	—	—	—	—	—	—	—	—	
ビット操作命令	ビット操作命令	—	B	B	—	—	—	B	—	—	—	—	—	—	
	Bcc, BSR	—	—	—	—	—	—	—	—	—	O	O	—	—	
	JMP, JSR	—	—	O	—	—	—	—	—	O*	—	—	O	—	
分岐命令	RTS	—	—	—	—	—	—	—	—	—	—	—	—	O	
	TRAPA	—	—	—	—	—	—	—	—	—	—	—	—	—	
	RTE	—	—	—	—	—	—	—	—	—	—	—	—	O	
システム制御命令	SLEEP	—	—	—	—	—	—	—	—	—	—	—	—	O	
	LDC	B	B	W	W	W	W	—	W	W	—	—	—	—	
	STC	—	B	W	W	W	W	—	W	W	—	—	—	—	
論理命令	ANDC,	B	—	—	—	—	—	—	—	—	—	—	—	—	
	ORC,	—	—	—	—	—	—	—	—	—	—	—	—	—	
論理命令	XORC	—	—	—	—	—	—	—	—	—	—	—	—	—	
	NOP	—	—	—	—	—	—	—	—	—	—	—	—	O	
ブロック転送命令		—	—	—	—	—	—	—	—	—	—	—	—	BW	

（記号説明）

B:バイト

W:ワード

L:ロングワード

:H8/300H CPUで追加された命令

【注】 *1 ADDS, SUBS命令のオペランドサイズは、H8/300H CPUではロングワード、H8/300CPUではワードサイズです。

*2 JMP, JSR命令の絶対アドレス(@nn)のビット長は、H8/300H CPUでは24ビット、H8/300CPUでは16ビットです。

1.6.3 命令の機能別一覧

表1.3に命令の機能別一覧を示します。また、以下に表1.3で使用される記号の意味を示します。

（オペレーションの記号）

Rd	汎用レジスタ(アスティネーション個)*
Rs	汎用レジスタ(ソース側)*
Rn	汎用レジスタ*
ERn	汎用レジスタ(32ビットレジスタ)
(EAd)	アスティネーションオペランド
(EAs)	ソースオペランド
CCR	コンディションコードレジスタ
N	CCRのN(ネガティブ)フラグ
Z	CCRのZ(ゼロ)フラグ
V	CCRのV(オーバフロー)フラグ
C	CCRのC(キャリ)フラグ
PC	プログラムカウンタ
SP	STACKポインタ
#IMM	イミディエイトデータ
disp	ディスペリースメント
+	加算
-	減算
×	乗算
÷	除算
^	論理積
∨	論理和
⊕	排他的論理和
→	転送
~	反転論理(論理的補数)
:3/:8/:16/:24	3/8/16/24ビット長

【注】* 汎用レジスタは、8ビット(R0H～R7H,R0L～R7L)、16ビット(R0～R7,E0～E7)、または32ビットレジスタ(ER0～ER7)です。

表1.3 命令の機能別一覧(1)

分類	命令	サイズ*	機能
データ転送命令	MOV	B/W/L	(EAs)→Rd, Rs→(EAd) 汎用レジスタと汎用レジスタ、または汎用レジスタとメモリ間でデータ転送します。また、イミディエイトデータを汎用レジスタに転送します。
	MOVFP	B	(EAs)→Rd 外部メモリの内容(@aa:16で指定)をEクロックに同期したタイミングで汎用レジスタに転送します。
	MOVTP	B	Rs→(EAs) 汎用レジスタの内容をEクロックに同期したタイミングで外部メモリ(@aa:16で指定)に転送します。
	POP	W/L	@SP+→Rn スタックから汎用レジスタへデータを復帰します。 POP.W RnはMOV.W @SP+, Rnと、またPOP.L ERnはMOV.L @SP+, ERnと同一です。
	PUSH	W/L	Rn→@-SP 汎用レジスタの内容をスタックに退避します。 PUSH.W RnはMOV.W Rn, @-SPと、またPUSH.L ERnはMOV.L ERn, @-SPと同一です。

【注】*サイズはオペランドサイズを示します。

B: バイト

W: ワード

L: ロングワード

表1.3 命令の機能別一覧(2)

分類	命 令	サ イ ズ*	機能
算術演算命令	ADD SUB	B/W/L	Rd±Rs→Rd, Rd±#IMM→Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の加減算を行います（バイトサイズでの汎用レジスタとイミディエイトデータ間の減算はできません。SUBX命令またはADD命令を使用してください）。
	ADDX SUBX	B	Rd±Rs±C→Rd, Rd±#IMM±C→Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間のキャリ付きの加減算を行います。
	INC DEC	B/W/L	Rd±1→Rd, Rd±2→Rd 汎用レジスタに1または2を加減算します（バイトサイズでは1の加減算のみ可能です）。
	ADDS SUBS	L	Rd±1→Rd, Rd±2→Rd, Rd±4→Rd 32ビットレジスタに1、2、または4を加減算します。
	DAA DAS	B	Rd(10進補正)→Rd 汎用レジスタ上の加減算結果をCCRを参照して4ビットBCDデータに補正します。
	MULXU	B/W	Rd×Rs→Rd 汎用レジスタと汎用レジスタ間の符号なし乗算を行います。 8ビット×8ビット→16ビット、16ビット×16ビット→32ビットの乗算が可能です。
	MULXS	B/W	Rd×Rs→Rd 汎用レジスタと汎用レジスタ間の符号付き乗算を行います。 8ビット×8ビット→16ビット、16ビット×16ビット→32ビットの乗算が可能です。
	DIVXU	B/W	Rd÷Rs→Rd 汎用レジスタと汎用レジスタ間の符号なし除算を行います。 16ビット÷8ビット→商8ビット余り8ビット、 32ビット÷16ビット→商16ビット余り16ビットの除算が可能です。
	DIVXS	B/W	Rd÷Rs→Rd 汎用レジスタと汎用レジスタ間の符号付き除算を行います。 16ビット÷8ビット→商8ビット余り8ビット、 32ビット÷16ビット→商16ビット余り16ビットの除算が可能です。

【注】* サイズはオペランドサイズを示します。

B:バイト

W:ワード

L:ロングワード

表1.3 命令の機能別一覧(3)

分類	命令	サイズ*	機能
算術演算命令	CMP	B/W/L	Rd-Rs, Rd-#IMM 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の比較を行い、その結果をCCRに反映します。
	NEG	B/W/L	0-Rd→Rd 汎用レジスタの内容の2の補数(算術的補数)をとります。
	EXTU	W/L	Rd(ゼロ拡張)→Rd 16ビットレジスタの下位8ビットをワードサイズにゼロ拡張します。または、32ビットレジスタの下位16ビットをロングワードサイズにゼロ拡張します。
	EXTS	W/L	Rd(符号拡張)→Rd 16ビットレジスタの下位8ビットをワードサイズに符号拡張します。または、32ビットレジスタの下位16ビットをロングワードサイズに符号拡張します。
論理演算命令	AND	B/W/L	Rd&Rs→Rd, Rd&#IMM→Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理積をとります。
	OR	B/W/L	Rd∨Rs→Rd, Rd∨#IMM→Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理和をとります。
	XOR	B/W/L	Rd⊕Rs→Rd, Rd⊕#IMM→Rd 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の排他的論理和をとります。
	NOT	B/W/L	¬Rd→Rd 汎用レジスタの内容の1の補数(論理的補数)をとります。
シフト命令	SHAL	B/W/L	Rd(シフト処理)→Rd
	SHAR	B/W/L	汎用レジスタの内容を算術的にシフトします。
	SHLL	B/W/L	Rd(シフト処理)→Rd
	SHLR	B/W/L	汎用レジスタの内容を論理的にシフトします。
	ROTL	B/W/L	Rd(ローテート処理)→Rd
	ROTR	B/W/L	汎用レジスタの内容をローテートします。
	ROTXL	B/W/L	Rd(ローテート処理)→Rd
	ROTXR	B/W/L	汎用レジスタの内容をキャリフラグを含めてローテートします。

【注】* サイズはオペランドサイズを示します。

B:バイト

W:ワード

L:ロングワード

表1.3 命令の機能別一覧(4)

分類	命 令	サ イ ズ*	機能
ビ ト 操 作 命 令	BSET	B	$1 \rightarrow (<\text{ビット番号}>of<\text{EAd}>)$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを"1"にセットします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定します。
	BCLR	B	$0 \rightarrow (<\text{ビット番号}>of<\text{EAd}>)$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを"0"にクリアします。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定します。
	BNOT	B	$\sim(<\text{ビット番号}>of<\text{EAd}>) \rightarrow (<\text{ビット番号}>of<\text{EAd}>)$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。
	BTST	B	$\sim(<\text{ビット番号}>of<\text{EAd}>) \rightarrow Z$ 汎用レジスタまたはメモリのオペランドの指定された1ビットをテストし、ゼロフラグに反映します。ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容下位3ビットで指定されます。
	BAND	B	$C \wedge (<\text{ビット番号}>of<\text{EAd}>) \rightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフлагаとの論理積をとり、結果をキャリフлагаに格納します。
	BIAND	B	$C \wedge [\sim(<\text{ビット番号}>of<\text{EAd}>)] \rightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフлагаとの論理積をとり、結果をキャリフлагаに格納します。 ビット番号は、3ビットのイミディエイトデータで指定されます。
	BOR	B	$C \vee (<\text{ビット番号}>of<\text{EAd}>) \rightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフлагаとの論理和をとり、結果をキャリフлагаに格納します。
	BIOR	B	$C \vee [\sim(<\text{ビット番号}>of<\text{EAd}>)] \rightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフлагаとの論理和をとり、結果をキャリフлагаに格納します。 ビット番号は、3ビットのイミディエイトデータで指定されます。

【注】* サイズはオペラントサイズを示します。

B:バイト

表1.3 命令の機能別一覧(5)

分類	命令	サイズ*	機能
ビット操作命令	BXOR	B	$C \oplus (\text{<ビット番号>} of \text{<EAd>}) \rightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。
	BIXOR	B	$C \oplus [\sim(\text{<ビット番号>} of \text{<EAd>})] \rightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。 ビット番号は、3ビットのイミディエイトデータで指定されます。
	BLD	B	$(\text{<ビット番号>} of \text{<EAd>}) \rightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットをキャリフラグに転送します。
	BILD	B	$\sim(\text{<ビット番号>} of \text{<EAd>}) \rightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグに転送します。 ビット番号は、3ビットのイミディエイトデータで指定されます。
	BST	B	$C \rightarrow (\text{<ビット番号>} of \text{<EAd>})$ 汎用レジスタまたはメモリのオペランドの指定された1ビットに、キャリフラグの内容を転送します。
	BIST	B	$\sim C \rightarrow \sim(\text{<ビット番号>} of \text{<EAd>})$ 汎用レジスタまたはメモリのオペランドの指定された1ビットに、キャリフラグを反転して転送します。 ビット番号は、3ビットのイミディエイトデータで指定されます。

【注】* サイズはオペランドサイズを示します。
B: バイト

表1.3 命令の機能別一覧(6)

分類	命令	サイズ	機能																																																			
分岐命令	Bcc	—	<p>指定した条件が成立しているとき、指定されたアドレスへ分岐します。分岐条件を下表に示します。</p> <table border="1"> <thead> <tr> <th>ニーモニック</th><th>説明</th><th>分岐条件</th></tr> </thead> <tbody> <tr><td>BRA(BT)</td><td>Always(True)</td><td>Always</td></tr> <tr><td>BRN(BF)</td><td>Never(False)</td><td>Never</td></tr> <tr><td>BHI</td><td>High</td><td>$C \vee Z = 0$</td></tr> <tr><td>BLS</td><td>Low or Same</td><td>$C \vee Z = 1$</td></tr> <tr><td>BCC(BHS)</td><td>Carry Clear(High or Same)</td><td>$C = 0$</td></tr> <tr><td>BCS(BLO)</td><td>Carry Set(Low)</td><td>$C = 1$</td></tr> <tr><td>BNE</td><td>Not Equal</td><td>$Z = 0$</td></tr> <tr><td>BEQ</td><td>Equal</td><td>$Z = 1$</td></tr> <tr><td>BVC</td><td>Overflow Clear</td><td>$V = 0$</td></tr> <tr><td>BVS</td><td>Overflow Set</td><td>$V = 1$</td></tr> <tr><td>BPL</td><td>Plus</td><td>$N = 0$</td></tr> <tr><td>BMI</td><td>Minus</td><td>$N = 1$</td></tr> <tr><td>BGE</td><td>Greater or Equal</td><td>$N \oplus V = 0$</td></tr> <tr><td>BLT</td><td>Less Than</td><td>$N \oplus V = 1$</td></tr> <tr><td>BGT</td><td>Greater Than</td><td>$Z \vee (N \oplus V) = 0$</td></tr> <tr><td>BLE</td><td>Less or Equal</td><td>$Z \vee (N \oplus V) = 1$</td></tr> </tbody> </table>	ニーモニック	説明	分岐条件	BRA(BT)	Always(True)	Always	BRN(BF)	Never(False)	Never	BHI	High	$C \vee Z = 0$	BLS	Low or Same	$C \vee Z = 1$	BCC(BHS)	Carry Clear(High or Same)	$C = 0$	BCS(BLO)	Carry Set(Low)	$C = 1$	BNE	Not Equal	$Z = 0$	BEQ	Equal	$Z = 1$	BVC	Overflow Clear	$V = 0$	BVS	Overflow Set	$V = 1$	BPL	Plus	$N = 0$	BMI	Minus	$N = 1$	BGE	Greater or Equal	$N \oplus V = 0$	BLT	Less Than	$N \oplus V = 1$	BGT	Greater Than	$Z \vee (N \oplus V) = 0$	BLE	Less or Equal	$Z \vee (N \oplus V) = 1$
ニーモニック	説明	分岐条件																																																				
BRA(BT)	Always(True)	Always																																																				
BRN(BF)	Never(False)	Never																																																				
BHI	High	$C \vee Z = 0$																																																				
BLS	Low or Same	$C \vee Z = 1$																																																				
BCC(BHS)	Carry Clear(High or Same)	$C = 0$																																																				
BCS(BLO)	Carry Set(Low)	$C = 1$																																																				
BNE	Not Equal	$Z = 0$																																																				
BEQ	Equal	$Z = 1$																																																				
BVC	Overflow Clear	$V = 0$																																																				
BVS	Overflow Set	$V = 1$																																																				
BPL	Plus	$N = 0$																																																				
BMI	Minus	$N = 1$																																																				
BGE	Greater or Equal	$N \oplus V = 0$																																																				
BLT	Less Than	$N \oplus V = 1$																																																				
BGT	Greater Than	$Z \vee (N \oplus V) = 0$																																																				
BLE	Less or Equal	$Z \vee (N \oplus V) = 1$																																																				
JMP	—	指定されたアドレスへ無条件に分岐します。																																																				
BSR	—	指定されたアドレスへサブルーチン分岐します。																																																				
JSR	—	指定されたアドレスへサブルーチン分岐します。																																																				
RTS	—	サブルーチンから復帰します。																																																				

表1.3 命令の機能別一覧(7)

分類	命令	サイズ*	機能
シス テム 制御 命令	TRAPA	—	命令トラップ例外処理を行います。
	RTE	—	例外処理ルーチンから復帰します。
	SLEEP	—	低消費電力状態に遷移します。
	LDC	B/W	(EAs)→CCR 汎用レジスタまたはメモリの内容をCCRに転送します。また、イミディエイトデータをCCRに転送します。CCRは8ビットですが、メモリとCCR間の転送はワードサイズで行われ、上位8ビットが有効になります。
	STC	B/W	CCR→(EAd) CCRの内容を汎用レジスタまたはメモリに転送します。CCRは8ビットですが、CCRとメモリ間の転送はワードサイズで行われ、上位8ビットが有効になります。
	ANDC	B	CCR^#IMM→CCR CCRとイミディエイトデータの論理積をとります。
	ORC	B	CCR∨#IMM→CCR CCRとイミディエイトデータの論理和をとります。
	XORC	B	CCR⊕#IMM→CCR CCRとイミディエイトデータの排他的論理和をとります。
	NOP	—	PC+2→PC PCのインクリメントだけを行います。

【注】 * サイズはオペランドサイズを示します。

B: バイト

W: ワード

表1.3 命令の機能別一覧(8)

分類	命令	サイズ	機能
ブロック転送命令	EPPMOV.B	—	<pre> if R4L≠0 then Repeat @ER5+→@ER6+ R4L-1→R4L Until R4L=0 else next; </pre>
	EPPMOV.W	—	<pre> if R4≠0 then Repeat @ER5+→@ER6+ R4-1→R4 Until R4=0 else next; </pre> <p>ブロック転送命令です。ER5で示されるアドレスから始まり、R4LまたはR4で指定されるバイト数のデータを、ER6で示されるアドレスのロケーションへ転送します。転送終了後、次の命令を実行します。</p>

1.6.4 命令の基本フォーマット

H8/300H CPU の命令は、2バイト（ワード）を単位にしています。各命令はオペレーションフィールド (op) 、レジスタフィールド (r) 、EA拡張部 (EA) 、およびコンディションフィールド (cc) から構成されています。

(1) オペレーションフィールド

命令の機能を表し、アドレッシングモードの指定、オペランドの処理内容を指定します。命令の先頭4ビットを必ず含みます。2つのオペレーションフィールドを持つ場合もあります。

(2) レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき3ビット、データレジスタのとき3ビットまたは4ビットです。2つのレジスタフィールドを持つ場合、またはレジスタフィールドを持たない場合もあります。

(3) EA拡張部

イミディエイトデータ、絶対アドレスまたはディスプレースメントを指定します。8ビット、16ビット、または32ビットです。24ビットアドレスおよびディスプレースメントは、上位8ビットをすべて"0" (H'00) とした32ビットデータとして扱われます。

(4) コンディションフィールド

Bcc命令の分岐条件を指定します。

図1.12に命令フォーマットの例を示します。


- (1) オペレーションフィールドのみ



- (2) オペレーションフィールドとレジスタフィールド



- (3) オペレーションフィールド、レジスタフィールドおよびEA拡張部



- (4) オペレーションフィールド、EA拡張部およびコンディションフィールド




図1.12 命令フォーマットの例

1.7 アドレッシングモードと実効アドレスの計算方法

(1) アドレッシングモード

H8/300H CPU は表1.4に示すように、8種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

演算命令では、レジスタ直接、およびイミディエイトが使用できます。

転送命令では、プログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードが使用できます。

また、ビット操作命令では、オペラントの指定にレジスタ直接、レジスタ間接、および絶対アドレス (@aa:8) が使用できます。さらに、オペラント中のビット番号を指定するためにレジスタ直接 (BSET、BCLR、BNOT、BTSTの各命令) 、およびイミディエイト (3ビット) が独立して使用できます。

表1.4 アドレッシングモード一覧表

No.	アドレッシングモード	記号
1	レジスタ直接	Rn
2	レジスタ間接	@ERn
3	ディスプレースメント付きレジスタ間接	@(d:16,ERn)/@(d:24,ERn)
4	ポストインクリメントレジスタ間接 プリデクリメントレジスタ間接	@ERn+ @-ERn
5	絶対アドレス	@aa:8/@aa:16/@aa:24
6	イミディエイト	#xx:8/#xx:16/#xx:32
7	プログラムカウンタ相対	@(d:8,PC)/@(d:16,PC)
8	メモリ間接	@@aa:8

1 レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ (8ビット、16ビットまたは32ビット) がオペラントとなります。

8ビットレジスタとしてはR0H～R7H、R0L～R7Lを指定可能です。

16ビットレジスタとしてはR0～R7、E0～E7を指定可能です。

32ビットレジスタとしてはER0～ER7を指定可能です。

2 レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。

3 ディスプレースメント付きレジスタ間接 @ (d:16,ERn) / @ (d:24,ERn)

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容に命令コード中に含まれる16ビットディスプレースメントまたは24ビットディスプレースメントを加算した内容の下位24ビットをアドレスとしてメモリ上のオペラントを指定します。加算に際して、ディスプレースメントは符号拡張されます。

4 ポストインクリメントレジスタ間接 @ERn+ / プリデクリメントレジスタ間接 @-ERn**・ポストインクリメントレジスタ間接 @ERn+**

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位24ビットをアドレスとしてメモリ上のオペラントを指定します。その後、アドレスレジスタの内容(32ビット)に1、2または4が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ加算されます。ワードサイズまたはロングワードサイズのとき、アドレスレジスタの内容が偶数となるようにしてください。

・プリデクリメントレジスタ間接 @-ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容から1、2または4を減算した内容の下位24ビットをアドレスとしてメモリ上のオペラントを指定します。その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ減算されます。ワードサイズまたはロングワードサイズのとき、アドレスレジスタの内容が偶数になるようにしてください。

5 絶対アドレス @aa:8 / @aa:16 / @aa:24

命令コード中に含まれる絶対アドレスで、メモリ上のオペラントを指定します。

絶対アドレスは8ビット (@aa:8)、16ビット (@aa:16)、または24ビット (@aa:24) です。

8ビット絶対アドレスの場合、上位16ビットはすべて"1" (H'FFFF) となります。16ビット絶対アドレスの場合、上位8ビットは符号拡張されます。24ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

絶対アドレスのアクセス範囲を表1.5に示します。

表1.5 絶対アドレスのアクセス範囲

	ノーマルモード	アドバンストモード
8ビット (@aa:8)	H'FF00~H'FFFF (65,280~65,535)	H'FFFF00~H'FFFF (16,776,960~16,777,215)
16ビット (@aa:16)	H'0000~H'FFFF (0~65,535)	H'000000~H'007FFF, H'FF8000~H'FFFFFF (0~32,767, 16,744,448~16,777,215)
24ビット (@aa:24)	H'0000~H'FFFF (0~65,535)	H'0000~H'FFFF (0~16,777,215)

アクセス範囲の詳細については当該LSIのハードウェアマニュアルを参照してください。

6 イミディエイト #xx:8/#xx:16/#xx:32

命令コード中に含まれる8ビット (#xx:8)、16ビット (#xx:16)、または32ビット (#xx:32) のデータを直接オペランドとして使用します。

なお、ADDS、SUBS、INC、DEC命令では、イミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための3ビットのイミディエイトデータが、命令コード中に含まれる場合があります。また、TRAPA命令ではベクタアドレスを指定するための2ビットのイミディエイトデータが、命令コードの中に含まれます。

7 プログラムカウンタ相対 @ (d:8,PC) /@ (d:16,PC)

Bcc、BSR命令で使用されます。PCの内容で指定される24ビットのアドレスに、命令コード中に含まれる8ビット、または16ビットディスプレースメントを加算して24ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは24ビットに符号拡張されます。また加算されるPCの内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して-126～+128バイト (-63～+64ワード) または-32766～+32768バイト (-16383～+16384ワード) です。このとき、加算結果が偶数となるようにしてください。

8 メモリ間接 @@aa:8

JMP、JSR命令で使用されます。命令コード中に含まれる8ビット絶対アドレスでメモリ上のオペラントを指定し、この内容を分岐アドレスとして分岐します。

8ビット絶対アドレスの上位のビットはすべて"0"となりますので、分岐アドレスを格納できるのは0~255（ノーマルモードのときH'0000~H'00FF、アドバンストモードのときH'000000~H'0000FF）番地です。

ノーマルモードの場合は、メモリ上のオペラントはワードサイズで指定し、16ビットの分岐アドレスを生成します。

また、アドバンストモードの場合は、メモリ上のオペラントはロングワードサイズで指定します。このうち先頭の1バイトは無視され、24ビットの分岐アドレスを生成します。

ただし、分岐アドレスを格納可能なアドレスの先頭領域は例外処理ベクタ領域と共通になっていますから注意してください。詳細は当該LSIのハードウェアマニュアルを参照してください。




図1.13 メモリ間接による分岐アドレスの指定

ワードサイズ、ロングワードサイズでメモリを指定する場合、および分岐アドレスを指定する場合に奇数アドレスを指定すると、最下位ビットは"0"とみなされ、1番地前から始まるデータまたは命令コードをアクセスします（「1.5.2 メモリ上でのデータ構成」を参照してください）。

(2) 実効アドレスの計算方法

各アレッシングモードにおける実効アドレス（EA:Effective Address）の計算法を表1.6に示します。

ノーマルモードの場合、実効アドレスの上位8ビットは無視され、16ビットのアドレスとなります。

表1.6 実効アドレスの計算方法 (1)

No	アドレッシングモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
1	レジスタ直接 (Rn) op m m		オペランドは汎用レジスタの内容です。
2	レジスタ間接 (@ERn) op r	31 → 汎用レジスタの内容 0 → 23 → 0	
3	ディスプレースメント付レジスタ間接 @(d:16,ERn) / @d:24,ERn op r disp	31 → 汎用レジスタの内容 0 → 23 → 0 31 → 特号域 0 → 23 → 0	
4	*ストレージ間接 / *アドレッシング / ポストインクリメントレジスタ間接 @ERn+ ・ポストインクリメントレジスタ間接 @ERn+ op r	31 → 汎用レジスタの内容 0 → 23 → 0 31 → 汎用レジスタの内容 0 → 2または4 → 1, 2または4 31 → 汎用レジスタの内容 0 → 23 → 0 31 → 汎用レジスタの内容 0 → 2または4 31 → 汎用レジスタの内容 0 → 23 → 0	お*アドレッサ* 加算値を加算 バイト 1 ワード 2 ロングワード 4

表1.6 実効アドレスの計算方法 (2)



No	アドレスシングルモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
5 絶対アドレス @aaa:8		23 16 15 0 HFFFFF	0 87 0
@aa:16 @aaa:24		23 16 15 0 符号拡張	0 87 0
6 イミディエイト #xx:8/#xx:16/#xx:32		23 16 15 0	0 IMM
オペランドはイミディエイトデータです。			

表1.6 実効アドレスの計算方法 (3)

No.	アドレスシングルモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
7	プログラムカウンタ相対 @(d8, PC) / @(d16, PC)		23 0
8	メモリ间接 @@abs:8 ・ノーマルモード	<p>op abs</p> <p>23 H'0000 8 ↓ 0 abs</p> <p>15 → メモリの内容</p> <p>23 16 15 0 → EA</p>	23 0
	・アドバンストモード	<p>op abs</p> <p>23 H'0000 8 ↓ 0 abs</p> <p>31 → メモリの内容</p> <p>23 0 → EA</p>	23 0

2. 各命令の説明

2.1 表と記号の説明

「2.2 各命令の説明」の表の見方について説明します。なお、同一の命令についての説明でも、複数ページにわたっているものがありますから注意してください。

①ニーモニック（フルネーム）

命令のニーモニックとフルネームを示します。

②分類

命令の機能を示します。

③オペレーション

命令の操作を簡潔に示します。

(2.1.2を参照)

④アセンブラフォーマット

命令のアセンブラフォーマットを示します。

(2.1.1を参照)

⑤オペランドサイズ

使用できるオペランドのサイズを示します。

⑥コンディションコード

命令実行後のコンディションコードレジスター(CCR)の各ビットの変化を示します。

(2.1.3を参照)

⑦説明

命令の動作について詳細に説明します。

⑧使用可能なレジスタ

命令コードのレジスタフィールドで指定できるレジスタを示します。

⑨オペランド形式と実行ステート数

命令のアドレッシングモード、インストラクションフォーマット、ならびに実行ステート数を示します。


⑩注意事項

命令を実行するうえでの注意事項などを示します。

①ニーモニック(フルネーム)	②分類
③オペレーション	⑥コンディションコード
④アセンブラフォーマット	
⑤オペランドサイズ	
⑦説明	
⑧使用可能なレジスタ	
⑨オペランド形式と実行ステート数	
⑩注意事項	

2.1.1 アセンブラフォーマット

例) ADD.B <EA>, Rd



オペランドサイズは、バイト (B)、ワード (W)、ロングワード (L) があります。命令によって、使用できるオペランドサイズは異ります。

<EA>は、複数のアドレッシングモードが使用できることを示します。H8/300H CPUがサポートするアドレッシングモードは、次の8種類です。実効アドレスの計算方法については「1.7 アドレッシングモードと実効アドレスの計算方法」を参照してください。

記号	アドレッシングモード
Rn	レジスタ直接
@ERn	レジスタ間接
@(d:16,ERn)/@(d:24,ERn)	ディスプレースメント (16/24ビット) 付レジスタ間接
@ERn+/-ERn	ポストインクリメントレジスタ間接/プリデクリメントレジスタ間接
@aa:8/@aa:16/@aa:24	絶対アドレス (8/16/24ビット)
#xx:8/#xx:16/#xx:32	イミディエイト (8/16/32ビット)
@(d:8,PC)/@(d:16,PC)	プログラムカウンタ相対 (8/16ビット)
@@aa:8	メモリ間接

なお、:8/:16/:24/:32は省略することができます。特に絶対アドレス、およびディスプレースメントについては:8/:16/:24を省略すると、値の範囲に応じてアセンブラーが最適化を行います。

詳細は「H8/300シリーズ クロスアセンブラー ユーザーズマニュアル」を参照してください。

2.1.2 オペレーション

オペレーションの欄で使用されている記号と動作記号を以下に示します。

Rd	デスティネーション側の汎用レジスタ
Rs	ソース側の汎用レジスタ
Rn	汎用レジスタ
ERd	デスティネーション側の汎用レジスタ（アドレスレジスタまたは32ビットレジスタ）
ERs	ソース側の汎用レジスタ（アドレスレジスタまたは32ビットレジスタ）
ERn	汎用レジスタ（32ビットレジスタ）
(EAd)	デスティネーションオペランド
(EAs)	ソースオペランド
PC	プログラムカウンタ
SP	スタックポインタ
CCR	コンディションコードレジスタ
N	CCRのN（ネガティブ）フラグ
Z	CCRのZ（ゼロ）フラグ
V	CCRのV（オーバフロー）フラグ
C	CCRのC（キャリ）フラグ
disp	ディスペースメント
→	左辺のオペランドから右辺のオペランドへの転送、 または左辺の状態から右辺の状態への遷移
+	両辺のオペランドを加算
-	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドを右辺のオペランドで除算
^	両辺のオペランドの論理積
∨	両辺のオペランドの論理和
⊕	両辺のオペランドの排他的論理和
~	反転論理（論理的補数）
() <>	オペランドの内容

【注】汎用レジスタは、8ビット（R0H～R7H, R0L～R7L）、16ビット（R0～R7, E0～E7）または32ビット（ER0～ER7）です。

2.1.3 コンディションコード

コンディションコードの欄で使用されている記号を以下に示します。

記号	内 容
†	実行結果にしたがって変化することを表します。
*	不確定であることを表します（値を保証しません）。
0	常に“0”にクリアされることを表します。
1	常に“1”にセットされることを表します。
-	実行結果に影響を受けないことを表します。
△	条件によって異なります。注意事項を参照してください。

コンディションコードの変化の詳細については「2.7 コンディションコードの変化」を参照してください。

2.1.4 インストラクションフォーマット

インストラクションフォーマットの欄で使用されている記号を以下に示します。

記号	内 容
IMM	イミディエイトデータ（2, 3, 8, 16, 32ビット）
abs	絶対アドレス（8, 16, 24ビット）
disp	ディスプレースメント（8, 16, 24ビット）
rs, rd, rm	レジスタフィールド（4ビット） rs, rd, rmはそれぞれオペランドの形式のRs, Rd, Rnに対応
ers, erd, ern	レジスタフィールド（3ビット） ers, erd, ernはオペランドの形式のERs, ERd, ERnに対応

2.1.5 レジスタの指定方法

(1) アドレスレジスタの指定

汎用レジスタをアドレスレジスタとして使用するとき (@ERn, @(d : 16,ERn), @(d : 24,ERn), @ERn+, @-ERn) は3ビットのレジスタフィールド (ers, erd) で指定されます。

(2) データレジスタの指定

汎用レジスタは、データレジスタとして使用するとき、32ビット、16ビットまたは8ビットレジスタです。

32ビットレジスタとして使用するとき、3ビットのレジスタフィールド (ers, erd, em) で指定されます。

16ビットレジスタとして使用するとき、4ビットのレジスタフィールド (rs,rd,m) で指定されます。このときレジスタフィールドの下位3ビットがレジスタ番号を示し、上位1ビットが"1"のとき汎用レジスタEnが指定され、"0"のとき汎用レジスタRnが指定されます。

また、8ビットレジスタとして使用するとき、4ビットのレジスタフィールド (rs,rd,m) で指定されます。また、このときレジスタフィールドの下位3ビットがレジスタ番号を示し、上位1ビットが"1"のとき汎用レジスタRnLが指定され、"0"のとき汎用レジスタRnHが指定されます。

この対応を以下に示します。


アドレスレジスタ 32ビットレジスタ		16ビットレジスタ		8ビットレジスタ	
レジスタフィールド	汎用レジスタ	レジスタフィールド	汎用レジスタ	レジスタフィールド	汎用レジスタ
000	ER0	0000	R0	0000	R0H
001	ER1	0001	R1	0001	R1H
⋮	⋮	⋮	⋮	⋮	⋮
111	ER7	0111	R7	0111	R7H
		1000	E0	1000	R0L
		1001	E1	1001	R1L
		⋮	⋮	⋮	⋮
		1111	E7	1111	R7L

2.1.6 ビット操作命令におけるビットデータのアクセス方法

ビットデータは、レジスタまたはメモリ上のオペランドデータ（バイト）の第nビット（n=0,1,2,3,……7）という形でアクセスされます。このとき、ビット番号は、3ビットのイミディエイトデータまたは汎用レジスタの内容（下位3ビットのみ有効）によって指定されます。


(例1) R2Hのビット3を1にセットする場合

BSET R1L, R2H



(例2) H'FFFFF02番地のビット5をビットアキュムレータに転送する場合

BLD #5, @FFFFF02



なお、ビット操作命令のオペランドサイズおよびアドレス形式はレジスタまたはメモリ上のオペランドデータについて示しています。

2.2 各命令の説明

2.2.1以降に各命令について説明します。

2.2.1 (1) ADD (B)

ADD (ADD binary)				2進加算																				
<p>●オペレーション Rd+ (EAs) → Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>↓</td><td>—</td><td>↓</td><td>↑</td><td>↓</td><td>↑</td><td>↓</td> </tr> </table> <p>H : ビット3にキャリが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット7にキャリが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>			I	U	I	H	U	N	Z	V	C	—	—	↓	—	↓	↑	↓	↑	↓
I	U	I	H	U	N	Z	V	C																
—	—	↓	—	↓	↑	↓	↑	↓																
<p>●アセンブリフォーマット ADD.B <EAs>, Rd</p>																								
<p>●オペランドサイズ バイト</p>																								
<p>●説明 8ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドを加算し、結果を8ビットレジスタRdに格納します。</p>																								
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H Rs : R0L～R7L, R0H～R7H</p>																								
<p>●オペランド形式と実行ステート数</p>																								
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット																					
			第1バイト	第2バイト	第3バイト	第4バイト																		
イミディエイト	ADD.B	#xx:8,Rd	8	rd	IMM																			
レジスタ直接	ADD.B	Rs,Rd	0	8	rs	rd																		
<p>●注意事項</p>																								

2.2.1 (2) ADD (W)

ADD (ADD binary)		2進加算																															
<p>●オペレーション Rd + (EAs) → Rd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>↑</td><td>—</td><td>↓</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table> <p>H : ビット11にキャリが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット15にキャリが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>		I	U	I	H	U	N	Z	V	C	—	—	↑	—	↓	↑	↑	↑	↑												
I	U	I	H	U	N	Z	V	C																									
—	—	↑	—	↓	↑	↑	↑	↑																									
<p>●アセンブラフォーマット ADD.W <EAs>, Rd</p>																																	
<p>●オペランドサイズ ワード</p>																																	
<p>●説明 16ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドを加算し、結果を16ビットレジスタRdに格納します。</p>																																	
<p>●使用可能な汎用レジスタ Rd : R0~R7, E0~E7 Rs : R0~R7, E0~E7</p>																																	
<p>●オペランド形式と実行ステート数</p>		<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>イミディエイト</td><td>ADD.W</td><td>#xx:16,Rd</td><td>7</td><td>9</td><td>1</td><td>rd</td><td>IMM</td><td>4</td></tr> <tr> <td>レジスタ直接</td><td>ADD.W</td><td>Rs,Rd</td><td>0</td><td>9</td><td>rs</td><td>rd</td><td></td><td>2</td></tr> </tbody> </table>		アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	ADD.W	#xx:16,Rd	7	9	1	rd	IMM	4	レジスタ直接	ADD.W	Rs,Rd	0	9	rs	rd		2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数																										
			第1バイト	第2バイト	第3バイト	第4バイト																											
イミディエイト	ADD.W	#xx:16,Rd	7	9	1	rd	IMM	4																									
レジスタ直接	ADD.W	Rs,Rd	0	9	rs	rd		2																									
<p>●注意事項</p>																																	

2.2.1 (3) ADD (L)

ADD (ADD binary)	2進加算																																				
<p>●オペレーション ERd+ (EA_s) → ERd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>↑</td><td>—</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table> <p>H : ビット27にキャリが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット31にキャリが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>	I	U	H	U	N	Z	V	C	—	—	↑	—	↑	↑	↑	↑																				
I	U	H	U	N	Z	V	C																														
—	—	↑	—	↑	↑	↑	↑																														
<p>●アセンブラフォーマット ADD.L <EA_s>, ERd</p>																																					
<p>●オペランドサイズ ロングワード</p>																																					
<p>●説明 32ビットレジスタERdの内容(アスティネーションオペランド)とソースオペランドを加算し、結果を32ビットレジスタERdに格納します。</p>																																					
<p>●使用可能な汎用レジスタ ERd : ER0~ER7 ERs : ER0~ER7</p>																																					
<p>●オペランド形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="6">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> <th>第5バイト</th> <th>第6バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>ADD.L</td> <td>#xx:32,ERd</td> <td>7</td> <td>A</td> <td>1</td> <td>0</td> <td>erd</td> <td>IMM</td> <td>6</td> </tr> <tr> <td>レジスタ直接</td> <td>ADD.L</td> <td>ERs,ERd</td> <td>0</td> <td>A</td> <td>1</td> <td>ers</td> <td>0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	イミディエイト	ADD.L	#xx:32,ERd	7	A	1	0	erd	IMM	6	レジスタ直接	ADD.L	ERs,ERd	0	A	1	ers	0	erd	2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット						実行ステート数																									
		第1バイト	第2バイト	第3バイト		第4バイト	第5バイト	第6バイト																													
イミディエイト	ADD.L	#xx:32,ERd	7	A	1	0	erd	IMM	6																												
レジスタ直接	ADD.L	ERs,ERd	0	A	1	ers	0	erd	2																												
<p>●注意事項</p>																																					

2.2.2 ADDS

ADDS (ADD with Sign extention)			アドレスデータ2進加算																									
<ul style="list-style-type: none"> ●オペレーション Rd + 1 → ERd Rd + 2 → ERd Rd + 4 → ERd 			<ul style="list-style-type: none"> ●コンディションコード <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table>								I	U	I	H	U	N	Z	V	C	-	-	-	-	-	-	-	-	-
I	U	I	H	U	N	Z	V	C																				
-	-	-	-	-	-	-	-	-																				
<ul style="list-style-type: none"> ●アセンブラフォーマット ADDS #1, ERd ADDS #2, ERd ADDS #4, ERd 			<ul style="list-style-type: none"> H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。 																									
<ul style="list-style-type: none"> ●オペランドサイズ ロングワード 																												
<ul style="list-style-type: none"> ●説明 32ビットレジスタERdの内容（デスティネーションオペランド）に1、2または4を加算します。 ADD命令とは異なり、コンディションコードは実行前の値を保持します。 																												
<ul style="list-style-type: none"> ●使用可能な汎用レジスタ ERd : ER0 ~ ER7 																												
<ul style="list-style-type: none"> ●オペランド形式と実行ステート数 																												
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット																									
			第1バイト	第2バイト	第3バイト	第4バイト				実行ステート数																		
レジスタ直接	ADDS	#1,ERd	0	B	0	0	erd			2																		
レジスタ直接	ADDS	#2,ERd	0	B	8	0	erd			2																		
レジスタ直接	ADDS	#4,ERd	0	B	9	0	erd			2																		
<ul style="list-style-type: none"> ●注意事項 																												

2.2.3 ADDX

ADDX (ADD with eXtend carry)				キャリ付加算																			
<p>●オペレーション Rd+ (EAs) +C→Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>↑</td><td>—</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	—	—	↑	—	↑	↑	↑	↑	↑
I	U	I	H	U	N	Z	V	C															
—	—	↑	—	↑	↑	↑	↑	↑															
<p>●アセンブラフォーマット ADDX <EAs>, Rd</p>				<p>H : ビット3にキャリが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき実行前の値が保持され、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット7にキャリが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>																			
<p>●オペランドサイズ バイト</p>																							
<p>●説明 8ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドとキャリフラグの値を加算し、結果を8ビットレジスタRdに格納します。</p>																							
<p>●使用可能な汎用レジスタ Rd : R0L~R7L, R0H~R7H Rs : R0L~R7L, R0H~R7H</p>																							
<p>●オペランド形式と実行ステート数</p>																							
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット																				
			第1バイト	第2バイト	第3バイト	第4バイト																	
イミディエイト	ADDX	#xx:8,Rd	9	rd	IMM																		
レジスタ直接	ADDX	Rs,Rd	0	E	n	rd																	
<p>●注意事項</p>																							

2.2.4 (1) AND (B)

AND (ADD logical)		論理積																			
<p>●オペレーション Rd \wedge (EAs) \rightarrow Rd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td><td>-</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>		I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	-	-
I	U	I	H	U	N	Z	V	C													
-	-	-	-	↑	↑	0	-	-													
<p>●アセンブラフォーマット AND.B <EAs>, Rd</p>																					
<p>●オペランドサイズ バイト</p>																					
<p>●説明 8ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドの論理積をとり、結果を8ビットレジスタRdに格納します。</p>																					
<p>●使用可能な汎用レジスタ Rd : R0L~R7L, R0H~R7H Rs : R0L~R7L, R0H~R7H</p>																					
<p>●オペランド形式と実行ステート数</p>																					
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数														
			第1バイト	第2バイト	第3バイト	第4バイト															
イミディエイト	AND.B	#xx:8,Rd	E	rd	IMM		2														
レジスタ直接	AND.B	Rs,Rd	1	6	rs	rd	2														
<p>●注意事項</p>																					

2.2.4 (2) AND (W)

AND (AND logical)	論理積																														
<p>●オペレーション Rd \wedge (EAs) \rightarrow Rd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	-														
I	U	H	U	N	Z	V	C																								
-	-	-	-	↑	↑	0	-																								
<p>●アセンブラフォーマット AND.W <EAs>, Rd</p>																															
<p>●オペランドサイズ ワード</p>																															
<p>●説明 16ビットレジスタRdの内容(デスティネーションオペランド)とソースオペランドの論理積をとり、結果を16ビットレジスタRdに格納します。</p>																															
<p>●使用可能な汎用レジスタ Rd : R0~R7, E0~E7 Rs : R0~R7, E0~E7</p>																															
<p>●オペランド形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>AND.W</td> <td>#xx:16,Rd</td> <td>7</td> <td>9</td> <td>6</td> <td>rd</td> <td>IMM</td> <td>4</td> </tr> <tr> <td>レジスク直接</td> <td>AND.W</td> <td>Rs,Rd</td> <td>6</td> <td>6</td> <td>n</td> <td>rd</td> <td></td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	AND.W	#xx:16,Rd	7	9	6	rd	IMM	4	レジスク直接	AND.W	Rs,Rd	6	6	n	rd		2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数																					
		第1バイト	第2バイト	第3バイト		第4バイト																									
イミディエイト	AND.W	#xx:16,Rd	7	9	6	rd	IMM	4																							
レジスク直接	AND.W	Rs,Rd	6	6	n	rd		2																							
<p>●注意事項</p>																															

2.2.4 (3) AND (L)

AND (AND logical)		論理積																																																
<p>●オペレーション ERd\wedge (EAs) → ERd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td></td><td></td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td><td></td><td></td><td></td><td></td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>		I	U	I	H	U	N	Z	V	C				-	-	-	-	↑	↑	0	-																											
I	U	I	H	U	N	Z	V	C																																										
-	-	-	-	↑	↑	0	-																																											
<p>●アセンブラフォーマット AND.L <EAs>, ERd</p>																																																		
<p>●オペランドサイズ ロングワード</p>																																																		
<p>●説明 32ビットレジスタERdの内容(デステイネーションオペランド)とソースオペランドの論理積を取り、結果を32ビットレジスタERdに格納します。</p>																																																		
<p>●使用可能な汎用レジスタ ERd : ER0~ER7 ERs : ER0~ER7</p>																																																		
<p>●オペランド形式と実行ステート数</p>		<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="7">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th><th>第5バイト</th><th>第6バイト</th><th></th></tr> </thead> <tbody> <tr> <td>イミディエイト</td><td>AND.L</td><td>#xx:32,ERd</td><td>7</td><td>A</td><td>6</td><td>0</td><td>erd</td><td>IMM</td><td></td><td>6</td></tr> <tr> <td>レジスタ直接</td><td>AND.L</td><td>ERs,ERd</td><td>0</td><td>1</td><td>F</td><td>0</td><td>6</td><td>6</td><td>0</td><td>4</td></tr> </tbody> </table>		アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット							実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト		イミディエイト	AND.L	#xx:32,ERd	7	A	6	0	erd	IMM		6	レジスタ直接	AND.L	ERs,ERd	0	1	F	0	6	6	0	4							
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット							実行ステート数																																								
			第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト																																										
イミディエイト	AND.L	#xx:32,ERd	7	A	6	0	erd	IMM		6																																								
レジスタ直接	AND.L	ERs,ERd	0	1	F	0	6	6	0	4																																								
<p>●注意事項</p>																																																		

2.2.5 ANDC

ANDC (AND Control register)			CCRとの論理積																											
<p>●オペレーション CCR ∧ #IMM → CCR</p>			<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td> </tr> </table> <p>I : 実行結果の対応するビットの値が格納されます。 UI : 実行結果の対応するビットの値が格納されます。 H : 実行結果の対応するビットの値が格納されます。 U : 実行結果の対応するビットの値が格納されます。 N : 実行結果の対応するビットの値が格納されます。 Z : 実行結果の対応するビットの値が格納されます。 V : 実行結果の対応するビットの値が格納されます。 C : 実行結果の対応するビットの値が格納されます。</p>								I	UI	H	U	N	Z	V	C	↓	↓	↓	↓	↓	↓	↓	↓				
I	UI	H	U	N	Z	V	C																							
↓	↓	↓	↓	↓	↓	↓	↓																							
<p>●アセンブリフォーマット ANDC #xx:8, CCR</p>																														
<p>●オペランドサイズ バイト</p>																														
<p>●説明 CCRの内容とイミディエイトデータの論理積をとり、結果をCCRに格納します。 なお、本命令の実行終了時点では、NMIを含めてすべての割込みは受け付けられません。</p>																														
<p>●オペランド形式と実行ステート数</p>			<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th><th rowspan="2">ニーモ ニック</th><th rowspan="2">オペランド 形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td><td>ANDC</td><td>#xx:8,CCR</td><td>0</td><td>6</td><td>IMM</td><td></td><td>2</td> </tr> </tbody> </table>								アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	ANDC	#xx:8,CCR	0	6	IMM		2
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数																							
			第1バイト	第2バイト	第3バイト	第4バイト																								
イミディエイト	ANDC	#xx:8,CCR	0	6	IMM		2																							
<p>●注意事項</p>																														

2.2.6 BAND

BAND (Bit AND)	ビット論理積																																																													
<p>●オペレーション $C \wedge (<\text{ビット番号}> \text{of} <\text{EAd}>) \rightarrow C$</p>	<p>●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行結果が格納されます。</p> </p>	I	U	I	H	U	N	Z	V	C	-	-	-	-	-	-	-	-	↑																																											
I	U	I	H	U	N	Z	V	C																																																						
-	-	-	-	-	-	-	-	↑																																																						
<p>●アセンブラフォーマット BAND #xx:3, <EAd></p>																																																														
<p>●オペランドサイズ バイト</p>																																																														
<p>●説明</p> <p>アスティネーションオペランドの指定された1ビットとキャリフラグとの論理積をとり、結果をキャリフラグに格納します。</p> <p>ビット番号は、3ビットのイミディエイトデータで指定されます。アスティネーションの内容は変化しません。</p>																																																														
<p>●使用可能な汎用レジスタ</p> <p>Rd : R0L~R7L, R0H~R7H ERd : ER0~ER7</p>																																																														
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BAND</td> <td>#xx:3,Rd</td> <td>7</td><td>6</td> <td>0</td><td>IMM</td> <td>rd</td> <td></td> <td></td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BAND</td> <td>#xx:3,@ERd</td> <td>7</td><td>C</td> <td>0</td><td>erd</td> <td>0</td> <td>7</td><td>6</td> <td>0</td><td>IMM</td> <td>0</td> <td>6</td> </tr> <tr> <td>絶対アドレス</td> <td>BAND</td> <td>#xx:3,@aa:8</td> <td>7</td><td>E</td> <td colspan="2">abs</td> <td></td> <td>7</td><td>6</td> <td>0</td><td>IMM</td> <td>0</td> <td>6</td> </tr> </tbody> </table>		アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BAND	#xx:3,Rd	7	6	0	IMM	rd					2	レジスタ間接	BAND	#xx:3,@ERd	7	C	0	erd	0	7	6	0	IMM	0	6	絶対アドレス	BAND	#xx:3,@aa:8	7	E	abs			7	6	0	IMM	0	6
アドレッシングモード*	ニーモニック				オペランド形式	インストラクションフォーマット								実行ステート数																																																
		第1バイト		第2バイト		第3バイト		第4バイト																																																						
レジスタ直接	BAND	#xx:3,Rd	7	6	0	IMM	rd					2																																																		
レジスタ間接	BAND	#xx:3,@ERd	7	C	0	erd	0	7	6	0	IMM	0	6																																																	
絶対アドレス	BAND	#xx:3,@aa:8	7	E	abs			7	6	0	IMM	0	6																																																	
<p>[注] *アドレッシングモードはデスティネーションオペランドの指定<EAd>です。</p>																																																														
<p>●注意事項</p> <p>@aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。</p>																																																														

2.2.7 Bcc

Bcc (Branch conditionary)	条件付分岐																		
<p>●オペレーション</p> <pre>If condition is true, then PC+disp→PC else next;</pre>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table> <p>H : 演算前の値が保持されます。 N : 演算前の値が保持されます。 Z : 演算前の値が保持されます。 V : 演算前の値が保持されます。 C : 演算前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	-	-	-	-	-	-	-	-	-
I	U	I	H	U	N	Z	V	C											
-	-	-	-	-	-	-	-	-											
<p>●アセンブリフォーマット</p> <pre>Bcc disp</pre> <p>↳コンディションフィールド</p>																			
<p>●オペランドサイズ</p> <p>—</p>																			

●説明

コンディションフィールド(cc)で指定された条件が成立していると、PCにディスプレースメントを加えたアドレスに分岐し、条件が不成立の場合は次の命令を実行します。アドレス計算に用いられるPCの値は本命令の直後の命令の先頭アドレスです。ディスプレースメントは符号付き8ビットまたは16ビットデータで、分岐できる範囲は本命令に対して-126~+128、-32766~+32768バイトです。

ニーモニック	説明	cc	条件	符号と条件の対応*
BRA(BT)	Always(True)	0000	True	
BRN(BF)	Never(False)	0001	False	
BHI	High	0010	$C \vee Z = 0$	$X > Y$ 符号なし
BLS	Low or Same	0011	$C \vee Z = 1$	$X \leq Y$ 符号なし
BCC(BHS)	Carry Clear(High or Same)	0100	$C = 0$	$X \geq Y$ 符号なし
BCS(BLO)	Carry Set(LOW)	0101	$C = 1$	$X < Y$ 符号なし
BNE	Not Equal	0110	$Z = 0$	$X \neq Y$ 符号なし・あり
BEQ	Equal	0111	$Z = 1$	$X = Y$ 符号なし・あり
BVC	oVerflow Clear	1000	$V = 0$	
BVS	oVerflow Set	1001	$V = 1$	
BPL	PLus	1010	$N = 0$	
BMI	MInus	1011	$N = 1$	
BGE	Greater or Equal	1100	$N \oplus V = 0$	$X \geq Y$ 符号あり
BLT	Less Than	1101	$N \oplus V = 1$	$X < Y$ 符号あり
BGT	Greater Than	1110	$Z \vee (N \oplus V) = 0$	$X > Y$ 符号あり
BLE	Less or Equal	1111	$Z \vee (N \oplus V) = 1$	$X \leq Y$ 符号あり

*直前の命令がCMP命令のとき、Xは汎用レジスタの内容（デスティネーションオペランド）、Yはソースオペランドです。


2.2.7 Bcc

Bcc (Branch conditionary)							条件付分岐
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト		第2バイト		
プログラムカウンタ相対	BRA(BT)	d:8	4	0	disp		4
		d:16	5	8	0	0	
プログラムカウンタ相対	BRN(BF)	d:8	4	1	disp		4
		d:16	5	8	1	0	
プログラムカウンタ相対	BHI	d:8	4	2	disp		4
		d:16	5	8	2	0	
プログラムカウンタ相対	BLS	d:8	4	3	disp		4
		d:16	5	8	3	0	
プログラムカウンタ相対	BCC(BHS)	d:8	4	4	disp		4
		d:16	5	8	4	0	
プログラムカウンタ相対	BCS(BLO)	d:8	4	5	disp		4
		d:16	5	8	5	0	
プログラムカウンタ相対	BNE	d:8	4	6	disp		4
		d:16	5	8	6	0	
プログラムカウンタ相対	BEQ	d:8	4	7	disp		4
		d:16	5	8	7	0	
プログラムカウンタ相対	BVC	d:8	4	8	disp		4
		d:16	5	8	8	0	
プログラムカウンタ相対	BVS	d:8	4	9	disp		4
		d:16	5	8	9	0	
プログラムカウンタ相対	BPL	d:8	4	A	disp		4
		d:16	5	8	A	0	
プログラムカウンタ相対	BMI	d:8	4	B	disp		4
		d:16	5	8	B	0	
プログラムカウンタ相対	BGE	d:8	4	C	disp		4
		d:16	5	8	C	0	
プログラムカウンタ相対	BLT	d:8	4	D	disp		4
		d:16	5	8	D	0	
プログラムカウンタ相対	BGT	d:8	4	E	disp		4
		d:16	5	8	E	0	
プログラムカウンタ相対	BLE	d:8	4	F	disp		4
		d:16	5	8	F	0	

●注意事項

- 1) 分岐先アドレスは、必ず偶数になるようにしてください。
- 2) BRA、BRN、BCC、BCSの機械語はそれぞれBT、BF、BHS、BLOと同一です。

2.2.8 BCLR

BCLR (Bit CLeaR)	ビットクリア																																																																																																							
<p>●オペレーション 0→(<ビット番号>of<EAd>)</p>	<p>●コンディションコード I U I H U N Z V C — — — — — — — —</p>																																																																																																							
<p>●アセンブリフォーマット BCLR #xx:3, <EAd> BCLR Rn, <EAd></p>	<p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>																																																																																																							
<p>●オペランドサイズ バイト</p>																																																																																																								
<p>●説明 デスティネーションオペランドの指定された1ビットを“0”にクリアします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタRnの内容の下位3ビットで指定されます。 指定された1ビットのテストは行いません（コンディションコードは変化しません）。</p> 																																																																																																								
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7 Rn : R0L～R7L, R0H～R7H</p>																																																																																																								
<p>●オペランド形式と実行ステート数</p> <table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BCLR</td> <td>#xx:3,Rd</td> <td>7</td> <td>2</td> <td>0</td> <td>IMM</td> <td>rd</td> <td></td> <td></td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BCLR</td> <td>#xx:3,@ERd</td> <td>7</td> <td>D</td> <td>0</td> <td>erd</td> <td>0</td> <td>7</td> <td>2</td> <td>0</td> <td>IMM</td> <td>0</td> <td>8</td> </tr> <tr> <td>絶対アドレス</td> <td>BCLR</td> <td>#xx:3,@aa:8</td> <td>7</td> <td>F</td> <td colspan="2">abs</td> <td></td> <td>7</td> <td>2</td> <td>0</td> <td>IMM</td> <td>0</td> <td>8</td> </tr> <tr> <td>レジスタ直接</td> <td>BCLR</td> <td>Rn,Rd</td> <td>6</td> <td>2</td> <td>m</td> <td>rd</td> <td></td> <td></td> <td></td> <td></td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BCLR</td> <td>Rn,@ERd</td> <td>7</td> <td>D</td> <td>0</td> <td>erd</td> <td>0</td> <td>6</td> <td>2</td> <td>m</td> <td>0</td> <td>0</td> <td>8</td> </tr> <tr> <td>絶対アドレス</td> <td>BCLR</td> <td>Rn,@aa:8</td> <td>7</td> <td>F</td> <td colspan="2">abs</td> <td></td> <td>6</td> <td>2</td> <td>m</td> <td>0</td> <td>0</td> <td>8</td> </tr> </tbody> </table>		アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BCLR	#xx:3,Rd	7	2	0	IMM	rd					2	レジスタ間接	BCLR	#xx:3,@ERd	7	D	0	erd	0	7	2	0	IMM	0	8	絶対アドレス	BCLR	#xx:3,@aa:8	7	F	abs			7	2	0	IMM	0	8	レジスタ直接	BCLR	Rn,Rd	6	2	m	rd							2	レジスタ間接	BCLR	Rn,@ERd	7	D	0	erd	0	6	2	m	0	0	8	絶対アドレス	BCLR	Rn,@aa:8	7	F	abs			6	2	m	0	0	8
アドレッシングモード*	ニーモニック				オペランド形式	インストラクションフォーマット								実行ステート数																																																																																										
		第1バイト		第2バイト		第3バイト		第4バイト																																																																																																
レジスタ直接	BCLR	#xx:3,Rd	7	2	0	IMM	rd					2																																																																																												
レジスタ間接	BCLR	#xx:3,@ERd	7	D	0	erd	0	7	2	0	IMM	0	8																																																																																											
絶対アドレス	BCLR	#xx:3,@aa:8	7	F	abs			7	2	0	IMM	0	8																																																																																											
レジスタ直接	BCLR	Rn,Rd	6	2	m	rd							2																																																																																											
レジスタ間接	BCLR	Rn,@ERd	7	D	0	erd	0	6	2	m	0	0	8																																																																																											
絶対アドレス	BCLR	Rn,@aa:8	7	F	abs			6	2	m	0	0	8																																																																																											
<p>【注】*アドレッシングモードはデスティネーションオペランドの指定<EAd>です。</p>																																																																																																								
<p>●注意事項 @aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。</p>																																																																																																								

2.2.9 BIAND

BIAND (Bit Invert AND)				ビット論理積																																																														
<p>●オペレーション $C \wedge [\sim (<\text{ビット番号}> \text{of} <\text{EAd}>)] \rightarrow C$</p>				<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行結果が格納されます。</p>		I	U	I	H	U	N	Z	V	C	-	-	-	-	-	-	-	-	↑																																											
I	U	I	H	U	N	Z	V	C																																																										
-	-	-	-	-	-	-	-	↑																																																										
<p>●アセンブラフォーマット BIAND #xx:3, <EAd></p>																																																																		
<p>●オペランドサイズ バイト</p>																																																																		
<p>●説明</p> <p>デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの論理積をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。</p>																																																																		
<p>●使用可能な汎用レジスタ Rd : R0L~R7L, R0H~R7H ERd : ER0~ER7</p>																																																																		
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BIAND</td> <td>#xx:3,Rd</td> <td>7</td><td>6</td><td>1</td><td>IMM</td> <td>rd</td> <td></td><td></td> <td></td><td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BIAND</td> <td>#xx:3,@ERd</td> <td>7</td><td>C</td><td>0</td><td>erd</td> <td>0</td> <td>7</td><td>6</td><td>1</td><td>IMM</td> <td>0</td> <td>6</td> </tr> <tr> <td>絶対アドレス</td> <td>BIAND</td> <td>#xx:3,@aa:8</td> <td>7</td><td>E</td><td colspan="2">abs</td> <td></td> <td>7</td><td>6</td><td>1</td><td>IMM</td> <td>0</td> <td>6</td> </tr> </tbody> </table>						アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BIAND	#xx:3,Rd	7	6	1	IMM	rd					2	レジスタ間接	BIAND	#xx:3,@ERd	7	C	0	erd	0	7	6	1	IMM	0	6	絶対アドレス	BIAND	#xx:3,@aa:8	7	E	abs			7	6	1	IMM	0	6
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数																																																							
			第1バイト		第2バイト		第3バイト		第4バイト																																																									
レジスタ直接	BIAND	#xx:3,Rd	7	6	1	IMM	rd					2																																																						
レジスタ間接	BIAND	#xx:3,@ERd	7	C	0	erd	0	7	6	1	IMM	0	6																																																					
絶対アドレス	BIAND	#xx:3,@aa:8	7	E	abs			7	6	1	IMM	0	6																																																					
<p>[注] *アドレッシングモードはデスティネーションオペランドの指定<EAd>です。</p>																																																																		
<p>●注意事項</p> <p>@aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。</p>																																																																		


2.2.10 BILD

BILD (Bit Invert LoAD)	ビット転送																																																													
<p>●オペレーション ~ (<ビット番号>of<EAd>) →C</p>	<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 指定ビットの内容が反転されて格納されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	—	—	—	—	↑																																											
I	U	I	H	U	N	Z	V	C																																																						
—	—	—	—	—	—	—	—	↑																																																						
<p>●アセンブリフォーマット BILD #xx:3, <EAd></p>																																																														
<p>●オペランドサイズ バイト</p>																																																														
<p>●説明 アスティネーションオペランドの指定された1ビットを反転し、これをキャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。アスティネーションの内容は変化しません。</p>																																																														
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7</p>																																																														
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BILD</td> <td>#xx:3,Rd</td> <td>7</td><td>7</td> <td>1</td> <td>IMM</td> <td>rd</td> <td></td> <td></td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BILD</td> <td>#xx:3,@ERd</td> <td>7</td><td>C</td> <td>0</td> <td>erd</td> <td>0</td> <td>7</td> <td>7</td> <td>1</td> <td>IMM</td> <td>0</td> <td>6</td> </tr> <tr> <td>絶対アドレス</td> <td>BILD</td> <td>#xx:3,@aa:8</td> <td>7</td><td>E</td> <td colspan="2">abs</td> <td></td> <td>7</td> <td>7</td> <td>1</td> <td>IMM</td> <td>0</td> <td>6</td> </tr> </tbody> </table>	アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BILD	#xx:3,Rd	7	7	1	IMM	rd					2	レジスタ間接	BILD	#xx:3,@ERd	7	C	0	erd	0	7	7	1	IMM	0	6	絶対アドレス	BILD	#xx:3,@aa:8	7	E	abs			7	7	1	IMM	0	6	
アドレッシングモード*				ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数																																																
	第1バイト		第2バイト			第3バイト		第4バイト																																																						
レジスタ直接	BILD	#xx:3,Rd	7	7	1	IMM	rd					2																																																		
レジスタ間接	BILD	#xx:3,@ERd	7	C	0	erd	0	7	7	1	IMM	0	6																																																	
絶対アドレス	BILD	#xx:3,@aa:8	7	E	abs			7	7	1	IMM	0	6																																																	
<p>[注] *アドレッシングモードはアスティネーションオペランドの指定<EAd>です。</p>																																																														
<p>●注意事項 @aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。</p>																																																														

2.2.11 BIOR

BIOR (Bit Invert inclusive OR)		ビット論理和																																																																						
<p>●オペレーション CV [\sim (<ビット番号> of <EAd>)] → C</p>		<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td><td>↑</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>↓</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行結果が格納されます。</p>										I	U	I	H	U	N	Z	V	C	↑	—	—	—	—	—	—	—	—	—	↓																																									
I	U	I	H	U	N	Z	V	C	↑																																																															
—	—	—	—	—	—	—	—	—	↓																																																															
<p>●アセンブリフォーマット BIOR #xx:3, <EAd></p>																																																																								
<p>●オペランドサイズ バイト</p>																																																																								
<p>●説明</p> <p>デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。</p> <pre> graph TD subgraph " " direction TB A["#xx:3で指定 ビット番号 <EAd>→"] --> B["0 1 0 1 1 1 1 0"] B -- "反転" --> C["C 0 1 1 1 1 1 1 C"] C -- "V" --> D["C 1 1 1 1 1 1 1 C"] end </pre>																																																																								
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7</p>																																																																								
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BIOR</td> <td>#xx:3,Rd</td> <td>7</td><td>4</td><td>1</td><td>IMM</td> <td>rd</td> <td></td><td></td> <td></td><td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BIOR</td> <td>#xx:3,@ERd</td> <td>7</td><td>C</td><td>0</td><td>erd</td> <td>0</td> <td>7</td><td>4</td><td>1</td><td>IMM</td> <td>0</td> <td>6</td> </tr> <tr> <td>絶対アドレス</td> <td>BIOR</td> <td>#xx:3,@aa:8</td> <td>7</td><td>E</td><td colspan="2">abs</td> <td></td> <td>7</td><td>4</td><td>1</td><td>IMM</td> <td>0</td> <td>6</td> </tr> </tbody> </table>												アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BIOR	#xx:3,Rd	7	4	1	IMM	rd					2	レジスタ間接	BIOR	#xx:3,@ERd	7	C	0	erd	0	7	4	1	IMM	0	6	絶対アドレス	BIOR	#xx:3,@aa:8	7	E	abs			7	4	1	IMM	0	6
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数																																																													
			第1バイト		第2バイト		第3バイト		第4バイト																																																															
レジスタ直接	BIOR	#xx:3,Rd	7	4	1	IMM	rd					2																																																												
レジスタ間接	BIOR	#xx:3,@ERd	7	C	0	erd	0	7	4	1	IMM	0	6																																																											
絶対アドレス	BIOR	#xx:3,@aa:8	7	E	abs			7	4	1	IMM	0	6																																																											
<p>[注] *アドレッシングモードはデスティネーションオペランドの指定<EAd>です。</p>																																																																								
<p>●注意事項 @aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。</p>																																																																								


2.2.12 BIST

BIST (Bit Invert SToRe)	ビット転送																																																											
<p>●オペレーション ~C→ (<ビット番号>of<EAd>)</p>	<p>●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table> </p> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	-	-	-	-	-	-	-	-	-																																									
I	U	I	H	U	N	Z	V	C																																																				
-	-	-	-	-	-	-	-	-																																																				
<p>●アセンブリフォーマット BIST #xx:3, <EAd></p>																																																												
<p>●オペランドサイズ バイト</p>																																																												
<p>●説明 デスティネーションオペランドの指定された1ビットのロケーションに、キャリフラグの内容を反転して転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。なお、デスティネーションオペランドの指定されない他のビットの内容は変化しません。</p> 																																																												
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7</p>																																																												
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BIST</td> <td>#xx:3,Rd</td> <td>6</td><td>7</td><td>1</td><td>IMM</td><td>rd</td><td></td><td></td><td></td><td></td><td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BIST</td> <td>#xx:3,@ERd</td> <td>7</td><td>D</td><td>0</td><td>erd</td><td>0</td><td>6</td><td>7</td><td>1</td><td>IMM</td><td>0</td> </tr> <tr> <td>絶対アドレス</td> <td>BIST</td> <td>#xx:3:@aa:8</td> <td>7</td><td>F</td><td colspan="2">abs</td><td></td><td>6</td><td>7</td><td>1</td><td>IMM</td><td>0</td> </tr> </tbody> </table>		アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BIST	#xx:3,Rd	6	7	1	IMM	rd					2	レジスタ間接	BIST	#xx:3,@ERd	7	D	0	erd	0	6	7	1	IMM	0	絶対アドレス	BIST	#xx:3:@aa:8	7	F	abs			6	7	1	IMM	0
アドレッシングモード*	ニーモニック				オペランド形式	インストラクションフォーマット								実行ステート数																																														
		第1バイト		第2バイト		第3バイト		第4バイト																																																				
レジスタ直接	BIST	#xx:3,Rd	6	7	1	IMM	rd					2																																																
レジスタ間接	BIST	#xx:3,@ERd	7	D	0	erd	0	6	7	1	IMM	0																																																
絶対アドレス	BIST	#xx:3:@aa:8	7	F	abs			6	7	1	IMM	0																																																
<p>【注】*アドレッシングモードはデスティネーションオペランドの指定<EAd>です。</p>																																																												
<p>●注意事項 @aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。</p>																																																												

2.2.13 BIXOR

BIXOR (Bit Invert eXclusive OR)		ビット排他的論理和											
●オペレーション $C \oplus [~(<\text{ビット番号}> \text{of} <\text{EAd}>)] \rightarrow C$	●コンディションコード I UI H U N Z V C — — — — — — — ↓	H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行結果が格納されます。											
●アセンブラフォーマット BIXOR #xx:3, <EAd>													
●オペランドサイズ バイト													
●説明 デスティネーションオペランドの指定された1ビットを反転し、これとキャリフラグとの排他的論理和を取り、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。													
●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7													
●オペランド形式と実行ステート数													
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数		
			第1バイト	第2バイト	第3バイト	第4バイト							
レジスタ直接	BIXOR	#xx:3,Rd	7	5	1	IMM	rd						2
レジスタ間接	BIXOR	#xx:3,@ERd	7	C	0	erd	0	7	5	1	IMM	0	6
絶対アドレス	BIXOR	#xx:3,@aa:8	7	E	abs			7	5	1	IMM	0	6
【注】*アドレッシングモードはデスティネーションオペランドの指定<EAd>です。													
●注意事項 @aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。													

2.2.14 BLD

BLD (Bit LoaD)	ビット転送																																																													
<p>●オペレーション (<ビット番号>of<EAd>) →C</p>	<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 指定ビットの内容が格納されます。</p>	I	U	H	U	N	Z	V	C	—	—	—	—	—	—	—	↑																																													
I	U	H	U	N	Z	V	C																																																							
—	—	—	—	—	—	—	↑																																																							
<p>●アセンブラフォーマット BLD #xx:3, <EAd></p>																																																														
<p>●オペランドサイズ バイト</p>																																																														
<p>●説明</p> <p>デスティネーションオペランドの指定された1ビットをキャリフラグに転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。</p> 																																																														
<p>●使用可能な汎用レジスタ</p> <p>Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7</p>																																																														
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BLD</td> <td>#xx:3,Rd</td> <td>7</td><td>7</td> <td>0</td> <td>IMM</td> <td>rd</td> <td></td> <td></td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BLD</td> <td>#xx:3@ERd</td> <td>7</td><td>C</td> <td>0</td> <td>erd</td> <td>0</td> <td>7</td> <td>7</td> <td>0</td> <td>IMM</td> <td>0</td> <td>6</td> </tr> <tr> <td>絶対アドレス</td> <td>BLD</td> <td>#xx:3@aa:8</td> <td>7</td><td>E</td> <td colspan="2">abs</td> <td></td> <td>7</td> <td>7</td> <td>0</td> <td>IMM</td> <td>0</td> <td>6</td> </tr> </tbody> </table>	アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BLD	#xx:3,Rd	7	7	0	IMM	rd					2	レジスタ間接	BLD	#xx:3@ERd	7	C	0	erd	0	7	7	0	IMM	0	6	絶対アドレス	BLD	#xx:3@aa:8	7	E	abs			7	7	0	IMM	0	6	
アドレッシングモード*				ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数																																																
	第1バイト		第2バイト			第3バイト		第4バイト																																																						
レジスタ直接	BLD	#xx:3,Rd	7	7	0	IMM	rd					2																																																		
レジスタ間接	BLD	#xx:3@ERd	7	C	0	erd	0	7	7	0	IMM	0	6																																																	
絶対アドレス	BLD	#xx:3@aa:8	7	E	abs			7	7	0	IMM	0	6																																																	
<p>【注】*アドレッシングモードはデスティネーションオペランドの指定<EAd>です。</p>																																																														
<p>●注意事項 @aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。</p>																																																														


2.2.15 BNOT

BNOT (Bit NOT)		ビット転送																																																																																																		
<p>●オペレーション ~(<ビット番号>of<EAd>)→(<ビット番号>of<EAd>)</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table>	I	U	I	H	U	N	Z	V	C	—	—	—	—	—	—	—	—	—																																																																																
I	U	I	H	U	N	Z	V	C																																																																																												
—	—	—	—	—	—	—	—	—																																																																																												
<p>●アセンブラフォーマット BNOT #xx:3, <EAd> BNOT Rn, <EAd></p>		<p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>																																																																																																		
<p>●オペランドサイズ バイト</p>																																																																																																				
<p>●説明 デスティネーションオペランドの指定された1ビットを反転します。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタの内容の下位3ビットで指定されます。指定された1ビットのテストは行いません (コンディションコードは変化しません)。</p>																																																																																																				
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7 Rn : R0L～R7L, R0H～R7H</p>																																																																																																				
<p>●オペランド形式と実行ステート数</p>		<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BNOT</td> <td>#xx:3,Rd</td> <td>7</td> <td>1</td> <td>0</td> <td>IMM</td> <td>rd</td> <td></td> <td></td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BNOT</td> <td>#xx:3,@ERd</td> <td>7</td> <td>D</td> <td>0</td> <td>erd</td> <td>0</td> <td>7</td> <td>1</td> <td>0</td> <td>IMM</td> <td>0</td> </tr> <tr> <td>絶対アドレス</td> <td>BNOT</td> <td>#xx:3,@aa:8</td> <td>7</td> <td>F</td> <td colspan="3">abs</td> <td>7</td> <td>1</td> <td>0</td> <td>IMM</td> <td>0</td> </tr> <tr> <td>レジスタ直接</td> <td>BNOT</td> <td>Rn,Rd</td> <td>6</td> <td>1</td> <td>m</td> <td colspan="2">rd</td> <td></td> <td></td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BNOT</td> <td>Rn,@ERd</td> <td>7</td> <td>D</td> <td>0</td> <td>erd</td> <td>0</td> <td>6</td> <td>1</td> <td>m</td> <td>0</td> <td>8</td> </tr> <tr> <td>絶対アドレス</td> <td>BNOT</td> <td>Rn,@aa:8</td> <td>7</td> <td>F</td> <td colspan="3">abs</td> <td>6</td> <td>1</td> <td>m</td> <td>0</td> <td>8</td> </tr> </tbody> </table>	アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BNOT	#xx:3,Rd	7	1	0	IMM	rd					2	レジスタ間接	BNOT	#xx:3,@ERd	7	D	0	erd	0	7	1	0	IMM	0	絶対アドレス	BNOT	#xx:3,@aa:8	7	F	abs			7	1	0	IMM	0	レジスタ直接	BNOT	Rn,Rd	6	1	m	rd						2	レジスタ間接	BNOT	Rn,@ERd	7	D	0	erd	0	6	1	m	0	8	絶対アドレス	BNOT	Rn,@aa:8	7	F	abs			6	1	m	0	8
アドレッシングモード*	ニーモニック	オペランド形式				インストラクションフォーマット									実行ステート数																																																																																					
			第1バイト		第2バイト		第3バイト		第4バイト																																																																																											
レジスタ直接	BNOT	#xx:3,Rd	7	1	0	IMM	rd					2																																																																																								
レジスタ間接	BNOT	#xx:3,@ERd	7	D	0	erd	0	7	1	0	IMM	0																																																																																								
絶対アドレス	BNOT	#xx:3,@aa:8	7	F	abs			7	1	0	IMM	0																																																																																								
レジスタ直接	BNOT	Rn,Rd	6	1	m	rd						2																																																																																								
レジスタ間接	BNOT	Rn,@ERd	7	D	0	erd	0	6	1	m	0	8																																																																																								
絶対アドレス	BNOT	Rn,@aa:8	7	F	abs			6	1	m	0	8																																																																																								
<p>【注】*アドレッシングモードはデスティネーションオペランドの指定<EAd>です。</p>																																																																																																				
<p>●注意事項 @aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。</p>																																																																																																				

2.2.16 BOR

BOR (Bit inclusive OR)		ビット論理和																																																													
<p>●オペレーション CV (<ビット番号>of<EAd>) → C</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行結果が格納されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	—	—	—	—	↑																																											
I	U	I	H	U	N	Z	V	C																																																							
—	—	—	—	—	—	—	—	↑																																																							
<p>●アセンブリフォーマット BOR #xx:3, <EAd></p>																																																															
<p>●オペランドサイズ バイト</p>																																																															
<p>●説明</p> <p>デスティネーションオペランドの指定された1ビットとキャリフラグとの論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。</p>																																																															
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7</p>																																																															
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BOR</td> <td>#xx:3,Rd</td> <td>7</td> <td>4</td> <td>0</td> <td>IMM</td> <td>rd</td> <td></td> <td></td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BOR</td> <td>#xx:3,@ERd</td> <td>7</td> <td>C</td> <td>0</td> <td>erd</td> <td>0</td> <td>7</td> <td>4</td> <td>0</td> <td>IMM</td> <td>0</td> <td>6</td> </tr> <tr> <td>絶対アドレス</td> <td>BOR</td> <td>#xx:3,@aa:8</td> <td>7</td> <td>E</td> <td colspan="2">abs</td> <td></td> <td>7</td> <td>4</td> <td>0</td> <td>IMM</td> <td>0</td> <td>6</td> </tr> </tbody> </table> <p>【注】*アドレッシングモードはデスティネーションオペランドの指定<EAd>です。</p>			アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BOR	#xx:3,Rd	7	4	0	IMM	rd					2	レジスタ間接	BOR	#xx:3,@ERd	7	C	0	erd	0	7	4	0	IMM	0	6	絶対アドレス	BOR	#xx:3,@aa:8	7	E	abs			7	4	0	IMM	0	6
アドレッシングモード*	ニーモニック	オペランド形式				インストラクションフォーマット									実行ステート数																																																
			第1バイト		第2バイト		第3バイト		第4バイト																																																						
レジスタ直接	BOR	#xx:3,Rd	7	4	0	IMM	rd					2																																																			
レジスタ間接	BOR	#xx:3,@ERd	7	C	0	erd	0	7	4	0	IMM	0	6																																																		
絶対アドレス	BOR	#xx:3,@aa:8	7	E	abs			7	4	0	IMM	0	6																																																		
<p>●注意事項</p> <p>@aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。</p>																																																															

2.2.17 BSET



BSET (Bit SET)		ビットセット																																	
●オペレーション $1 \rightarrow (\text{ビット番号} > \text{of} < \text{EAd} >)$		●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td></td><td></td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table>										I	U	I	H	U	N	Z	V	C				-	-	-	-	-	-	-	-	-	-	-	-
I	U	I	H	U	N	Z	V	C																											
-	-	-	-	-	-	-	-	-	-	-	-																								
●アセンブリフォーマット $\text{BSET } \# \text{xx:3}, <\text{EAd}>$ $\text{BSET } \text{Rn}, <\text{EAd}>$		H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。																																	
●オペランドサイズ バイト																																			
●説明 デスティネーションオペランドの指定された1ビットを“1”にセットします。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタの内容の下位3ビットで指定されます。 指定された1ビットのテストは行いません（コンディションコードは変化しません）。																																			
																																			
●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7 Rn : R0L～R7L, R0H～R7H																																			
●オペランド形式と実行ステート数																																			
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数																								
			第1バイト		第2バイト		第3バイト		第4バイト																										
レジスタ直接	BSET	#xx:3,Rd	7	0	0	IMM	rd				2																								
レジスタ間接	BSET	#xx:3,@ERd	7	D	0	erd	0	7	0	0	IMM	0																							
絶対アドレス	BSET	#xx:3,@aa:8	7	F		abs		7	0	0	IMM	0																							
レジスタ直接	BSET	Rn,Rd	6	0	m	rd						2																							
レジスタ間接	BSET	Rn,@ERd	7	D	0	erd	0	6	0	m	0	8																							
絶対アドレス	BSET	Rn,@aa:8	7	F		abs		6	0	m	0	8																							

【注】*アドレッシングモードはデスティネーションオペランドの指定<EAd>です。


●注意事項

@aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。

2.2.18 BSR

BSR (Branch to SubRoutine)				サブルーチン分岐																																
<p>●オペレーション $PC \rightarrow @ - SP$ $PC + disp \rightarrow PC$</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table>								I	U	I	H	U	N	Z	V	C	-	-	-	-	-	-	-	-	-							
I	U	I	H	U	N	Z	V	C																												
-	-	-	-	-	-	-	-	-																												
<p>●アセンブラフォーマット <code>BSR disp</code></p>				<p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>																																
<p>●オペランドサイズ —</p>																																				
<p>●説明</p> <p>指定されたアドレスにサブルーチン分岐します。PCの内容をリストアドレスとしてスタックに退避し、PCにディスプレースメントを加えたアドレスに分岐します。スタックに退避されるPCの内容は本命令の直後の命令の先頭アドレスです。ディスプレースメントは符号付き8ビットまたは16ビットで、分岐できる範囲は本命令に対して-126~+128、-32766~+32768バイトです。</p>																																				
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td rowspan="2">プログラムカウンタ相対</td> <td rowspan="2">BSR</td> <td>d:8</td> <td>5</td> <td>5</td> <td>disp</td> <td></td> <td>6 8</td> </tr> <tr> <td>d:16</td> <td>5</td> <td>C</td> <td>0 0</td> <td>disp</td> <td>8 10</td> </tr> </tbody> </table>											アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	プログラムカウンタ相対	BSR	d:8	5	5	disp		6 8	d:16	5	C	0 0	disp	8 10
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数																													
			第1バイト	第2バイト	第3バイト	第4バイト																														
プログラムカウンタ相対	BSR	d:8	5	5	disp		6 8																													
		d:16	5	C	0 0	disp	8 10																													
<p>●注意事項</p> <p>ノーマルモードとアドバンストモードではスタックの構造が異なりますので、注意してください。 ノーマルモードのとき退避されるPCの内容は、下位16ビットのみです。</p>																																				
																																				
<p>分岐先アドレスは、必ず偶数になるようにしてください。</p>																																				

2.2.19 BST


BST (Bit STore)	ビット転送																																																													
<p>●オペレーション C → (<ビット番号> of <EAd>)</p>	<p>●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table> </p> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>	I	UI	H	U	N	Z	V	C	—	—	—	—	—	—	—	—																																													
I	UI	H	U	N	Z	V	C																																																							
—	—	—	—	—	—	—	—																																																							
<p>●アセンブラフォーマット BST #xx:3, <EAd></p>																																																														
<p>●オペランドサイズ バイト</p>																																																														
<p>●説明 デスティネーションオペランドの指定された1ビットのロケーションに、キャリフラグの内容を転送します。ビット番号は、3ビットのイミディエイトデータで指定されます。</p> 																																																														
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7</p>																																																														
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BST</td> <td>#xx:3,Rd</td> <td>6</td><td>7</td><td>0</td><td>IMM</td><td>rd</td> <td></td><td></td><td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BST</td> <td>#xx:3,@ERd</td> <td>7</td><td>D</td><td>0</td><td>erd</td><td>0</td> <td>6</td><td>7</td><td>0</td><td>IMM</td> <td>0</td> <td>8</td> </tr> <tr> <td>絶対アドレス</td> <td>BST</td> <td>#xx:3,@aa:8</td> <td>7</td><td>F</td> <td></td><td>abs</td> <td></td> <td>6</td><td>7</td><td>0</td><td>IMM</td> <td>0</td> <td>8</td> </tr> </tbody> </table>	アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BST	#xx:3,Rd	6	7	0	IMM	rd					2	レジスタ間接	BST	#xx:3,@ERd	7	D	0	erd	0	6	7	0	IMM	0	8	絶対アドレス	BST	#xx:3,@aa:8	7	F		abs		6	7	0	IMM	0	8	
アドレッシングモード*				ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数																																																
	第1バイト		第2バイト			第3バイト		第4バイト																																																						
レジスタ直接	BST	#xx:3,Rd	6	7	0	IMM	rd					2																																																		
レジスタ間接	BST	#xx:3,@ERd	7	D	0	erd	0	6	7	0	IMM	0	8																																																	
絶対アドレス	BST	#xx:3,@aa:8	7	F		abs		6	7	0	IMM	0	8																																																	
<p>[注] *アドレッシングモードはデスティネーションオペランドの指定<EAd>です。</p>																																																														
<p>●注意事項 @aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。</p>																																																														

2.2.20 BTST

BTST (Bit TeST)	ビットテスト																
<p>●オペレーション ～ (<ビット番号>of<EAd>) → Z</p>	<p>●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>—</td><td>—</td> </tr> </table> </p> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 指定したビットが0（ゼロ）のとき "1" に セットされ、それ以外のときは "0" にクリアされます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>	I	U	H	U	N	Z	V	C	—	—	—	—	—	↑	—	—
I	U	H	U	N	Z	V	C										
—	—	—	—	—	↑	—	—										
<p>●アセンブラフォーマット BTST #xx:3, <EAd> BTST Rn, <EAd></p>																	
<p>●オペランドサイズ バイト</p>																	

●説明

デスティネーションオペランドの指定された1ビットの状態を調べて、その結果をゼロフラグに反映します。ビット番号は、3ビットのイミディエイトデータまたは8ビットレジスタの内容の下位3ビットで指定されます。デスティネーションの内容は変化しません。



●使用可能な汎用レジスタ

Rd : R0L~R7L, R0H~R7H

ERd : ER0~ER7

Rn : R0L~R7L, R0H~R7H

●オペランド形式と実行ステート数


アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数
			第1バイト		第2バイト		第3バイト		第4バイト		
レジスタ直接	BTST	#xx:3,Rd	7	3	0	IMM	rd				2
レジスタ間接	BTST	#xx:3,@ERd	7	C	0	erd	0	7	3	0	IMM
絶対アドレス	BTST	#xx:3,@aa:8	7	E	abs		7	3	0	IMM	0
レジスタ直接	BTST	Rn,Rd	6	3	m	rd					2
レジスタ間接	BTST	Rn,@ERd	7	C	0	erd	0	6	3	m	0
絶対アドレス	BTST	Rn,@aa:8	7	E	abs		6	3	m	0	6

【注】*アドレッシングモードはデスティネーションオペランドの指定<EAd>です。

●注意事項

@aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。

2.2.21 BXOR

BXOR (Bit eXclusive OR)		ビット排他的論理和																																																																						
●オペレーション $C \oplus (\langle \text{ビット番号} \rangle \text{ of } \langle EAd \rangle) \rightarrow C$		●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td></td><td></td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td></td><td></td><td></td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行結果が格納されます。</p>										I	U	I	H	U	N	Z	V	C				-	-	-	-	-	-	-	-	↑																																								
I	U	I	H	U	N	Z	V	C																																																																
-	-	-	-	-	-	-	-	↑																																																																
●アセンブラフォーマット BXOR #xx:3, <EAd>																																																																								
●オペランドサイズ バイト																																																																								
●説明 デスティネーションオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、結果をキャリフラグに格納します。ビット番号は、3ビットのイミディエイトデータで指定されます。デスティネーションの内容は変化しません。																																																																								
																																																																								
●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERd : ER0～ER7																																																																								
●オペランド形式と実行ステート数 <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード*</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>BXOR</td> <td>#xx:3,Rd</td> <td>7</td> <td>5</td> <td>0</td> <td>IMM</td> <td>rd</td> <td></td> <td></td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ間接</td> <td>BXOR</td> <td>#xx:3,@ERd</td> <td>7</td> <td>C</td> <td>0</td> <td>erd</td> <td>0</td> <td>7</td> <td>5</td> <td>0</td> <td>IMM</td> <td>0</td> <td>6</td> </tr> <tr> <td>絶対アドレス</td> <td>BXOR</td> <td>#xx:3,@aa:8</td> <td>7</td> <td>E</td> <td colspan="2">abs</td> <td></td> <td>7</td> <td>5</td> <td>0</td> <td>IMM</td> <td>0</td> <td>6</td> </tr> </tbody> </table>												アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	BXOR	#xx:3,Rd	7	5	0	IMM	rd					2	レジスタ間接	BXOR	#xx:3,@ERd	7	C	0	erd	0	7	5	0	IMM	0	6	絶対アドレス	BXOR	#xx:3,@aa:8	7	E	abs			7	5	0	IMM	0	6
アドレッシングモード*	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数																																																													
			第1バイト		第2バイト		第3バイト		第4バイト																																																															
レジスタ直接	BXOR	#xx:3,Rd	7	5	0	IMM	rd					2																																																												
レジスタ間接	BXOR	#xx:3,@ERd	7	C	0	erd	0	7	5	0	IMM	0	6																																																											
絶対アドレス	BXOR	#xx:3,@aa:8	7	E	abs			7	5	0	IMM	0	6																																																											
【注】*アドレッシングモードはデスティネーションオペランドの指定<EAd>です。																																																																								
●注意事項 @aa:8のアクセス範囲については、当該LSIのハードウェアマニュアルを参照してください。																																																																								

2.2.22 (1) CMP (B)

CMP (CoMPare)	比較																												
<p>●オペレーション Rd - (EAs), CCRセット／クリア</p>	<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table> <p>H : ビット3にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット7にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>	I	U	I	H	U	N	Z	V	C	-	-	↑	-	↑	↑	↑	↑	↑										
I	U	I	H	U	N	Z	V	C																					
-	-	↑	-	↑	↑	↑	↑	↑																					
<p>●アセンブリフォーマット CMP.B <EAs>, Rd</p>																													
<p>●オペランドサイズ バイト</p>																													
<p>●説明</p> <p>8ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドを減算し、その結果にしたがってコンディションコードをセットまたはクリアします。8ビットレジスタRdの内容は変化しません。</p>																													
<p>●使用可能な汎用レジスタ</p> <p>Rd : R0L～R7L, R0H～R7H</p> <p>Rs : R0L～R7L, R0H～R7H</p>																													
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>CMP.B</td> <td>#xx:8,Rd</td> <td>A</td> <td>rd</td> <td>IMM</td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ直接</td> <td>CMP.B</td> <td>Rs,Rd</td> <td>1</td> <td>C</td> <td>rs</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>		アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	CMP.B	#xx:8,Rd	A	rd	IMM		2	レジスタ直接	CMP.B	Rs,Rd	1	C	rs	rd	2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数																			
		第1バイト	第2バイト	第3バイト		第4バイト																							
イミディエイト	CMP.B	#xx:8,Rd	A	rd	IMM		2																						
レジスタ直接	CMP.B	Rs,Rd	1	C	rs	rd	2																						
<p>●注意事項</p>																													

2.2.22 (2) CMP (W)

CMP (CoMPare)	比較																														
●オペレーション Rd - (EAs), CCRセット／クリア	●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table> <p>H : ビット11にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット15にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>	I	U	I	H	U	N	Z	V	C	-	-	↑	-	↑	↑	↑	↑	↑												
I	U	I	H	U	N	Z	V	C																							
-	-	↑	-	↑	↑	↑	↑	↑																							
●アセンブラフォーマット CMP.W <EAs>, Rd																															
●オペランドサイズ ワード																															
●説明 16ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドを減算し、その結果にしたがってコンディションコードをセットまたはクリアします。16ビットレジスタRdの内容は変化しません。																															
●使用可能な汎用レジスタ Rd : R0~R7, E0~E7 Rs : R0~R7, E0~E7																															
●オペランド形式と実行ステート数	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモード</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>CMP.W</td> <td>#xx:16,Rd</td> <td>7</td> <td>9</td> <td>2</td> <td>rd</td> <td>IMM</td> <td>4</td> </tr> <tr> <td>レジスタ直接</td> <td>CMP.W</td> <td>Rs,Rd</td> <td>1</td> <td>D</td> <td>rs</td> <td>rd</td> <td></td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモード	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	CMP.W	#xx:16,Rd	7	9	2	rd	IMM	4	レジスタ直接	CMP.W	Rs,Rd	1	D	rs	rd		2
アドレッシングモード	ニーモード				オペランド形式	インストラクションフォーマット				実行ステート数																					
		第1バイト	第2バイト	第3バイト		第4バイト																									
イミディエイト	CMP.W	#xx:16,Rd	7	9	2	rd	IMM	4																							
レジスタ直接	CMP.W	Rs,Rd	1	D	rs	rd		2																							
●注意事項																															

2.2.22 (3) CMP (L)

CMP (CoMPare)	比較																																									
<p>●オペレーション ERd - (EAs), CCRセット／クリア</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table> <p>H : ビット27にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット31にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>	I	U	I	H	U	N	Z	V	C	-	-	↑	-	↑	↑	↑	↑	↑																							
I	U	I	H	U	N	Z	V	C																																		
-	-	↑	-	↑	↑	↑	↑	↑																																		
<p>●アセンブリフォーマット CMP.L <EAs>, ERd</p>																																										
<p>●オペランドサイズ ロングワード</p>																																										
<p>●説明</p> <p>32ビットレジスタERdの内容(デスティネーションオペランド)からソースオペランドを減算し、その結果にしたがってCCRの各ビットをセットまたはクリアします。32ビットレジスタERdの内容は変化しません。</p>																																										
<p>●使用可能な汎用レジスタ</p> <p>ERd : ER0～ER7 ERs : ER0～ER7</p>																																										
<p>●オペランド形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="7">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> <th>第5バイト</th> <th>第6バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>CMP.L</td> <td>#xx:32,ERd</td> <td>7</td> <td>A</td> <td>2</td> <td>0</td> <td>erd</td> <td colspan="3">IMM</td> <td>6</td> </tr> <tr> <td>レジスタ直接</td> <td>CMP.L</td> <td>ERs,ERd</td> <td>1</td> <td>F</td> <td>1</td> <td>ers</td> <td>0</td> <td>erd</td> <td></td> <td></td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット							実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	イミディエイト	CMP.L	#xx:32,ERd	7	A	2	0	erd	IMM			6	レジスタ直接	CMP.L	ERs,ERd	1	F	1	ers	0	erd			2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット							実行ステート数																													
		第1バイト	第2バイト	第3バイト		第4バイト	第5バイト	第6バイト																																		
イミディエイト	CMP.L	#xx:32,ERd	7	A	2	0	erd	IMM			6																															
レジスタ直接	CMP.L	ERs,ERd	1	F	1	ers	0	erd			2																															
<p>●注意事項</p>																																										

2.2.23 DAA

DAA (Decimal Adjust Add)	10進補正																		
<p>●オペレーション Rd (10進補正) → Rd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>*</td><td>—</td><td>↑</td><td>↑</td><td>↑</td><td>*</td><td>↑</td> </tr> </table> <p>H : 値を保証しません。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 値を保証しません。 C : ビット7にキャリが発生したとき "1" にセットされ、それ以外のときは実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	*	—	↑	↑	↑	*	↑
I	U	I	H	U	N	Z	V	C											
—	—	*	—	↑	↑	↑	*	↑											
<p>●アセンブラフォーマット DAA Rd</p>																			
<p>●オペランドサイズ バイト</p>																			

●説明

ADD.B、ADDX.B命令で、4ビットBCDデータを加算した結果が8ビットレジスタRdおよびキャリフラグおよびハーフキャリフラグにあるとき、下表にしたがって8ビットレジスタRdの内容（アステイネーションオペランド）を補正（00、06、60、66を加算）します。

補正前のCフラグ	補正前の上位4ビット	補正前のHフラグ	補正前の下位4ビット	加算される数 (16進数)	補正後のCフラグ
0	0~9	0	0~9	00	0
0	0~8	0	A~F	06	0
0	0~9	1	0~3	06	0
0	A~F	0	0~9	60	1
0	9~F	0	A~F	66	1
0	A~F	1	0~3	66	1
1	1~2	0	0~9	60	1
1	1~2	0	A~F	66	1
1	1~3	1	0~3	66	1

●使用可能な汎用レジスタ

Rd : R0L~R7L、R0H~R7H

●オペランド形式と実行ステート数

アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数
			第1バイト	第2バイト	第3バイト	第4バイト	
レジスタ直接	DAA	Rd	0	F	0	rd	2

●注意事項

上記以外の場合について本命令を実行したときの結果（8ビットレジスタRdの内容、およびC、V、Z、N、Hの各フラグ）は保証しません。


2.2.24 DAS

DAS (Decimal Adjust Subtract)				10進補正																															
<p>●オペレーション Rd (10進補正) → Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>*</td><td>-</td><td>↑</td><td>↓</td><td>↑</td><td>*</td><td>-</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	-	-	*	-	↑	↓	↑	*	-												
I	U	I	H	U	N	Z	V	C																											
-	-	*	-	↑	↓	↑	*	-																											
<p>●アセンブリフォーマット DAS Rd</p>				<p>H : 値を保証しません。 N : 実行結果が負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセット され、それ以外のときは "0" にクリアさ れます。 V : 値を保証しません。 C : 実行前の値が保持されます。</p>																															
<p>●オペランドサイズ バイト</p>																																			
<p>●説明</p> <p>SUB.B、SUBX.BおよびNEG.B命令で、4ビットBCDデータを減算した結果が8ビットレジスタRd、キャリフラグおよびハーフキャリフラグにあるとき、下表にしたがって8ビットレジスタRd(アステイネーションオペランド)の内容を補正(00、FA、A0、9Aを加算)します。</p>																																			
<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th>補正前の Cフラグ</th><th>補正前の 上位4ビット</th><th>補正前の Hフラグ</th><th>補正前の 下位4ビット</th><th>加算される数 (16進数)</th><th>補正後の Cフラグ</th></tr> </thead> <tbody> <tr> <td>0</td><td>0~9</td><td>0</td><td>0~9</td><td>00</td><td>0</td></tr> <tr> <td>0</td><td>0~8</td><td>1</td><td>6~F</td><td>FA</td><td>0</td></tr> <tr> <td>1</td><td>7~F</td><td>0</td><td>0~9</td><td>A0</td><td>1</td></tr> <tr> <td>1</td><td>6~F</td><td>1</td><td>6~F</td><td>9A</td><td>1</td></tr> </tbody> </table>						補正前の Cフラグ	補正前の 上位4ビット	補正前の Hフラグ	補正前の 下位4ビット	加算される数 (16進数)	補正後の Cフラグ	0	0~9	0	0~9	00	0	0	0~8	1	6~F	FA	0	1	7~F	0	0~9	A0	1	1	6~F	1	6~F	9A	1
補正前の Cフラグ	補正前の 上位4ビット	補正前の Hフラグ	補正前の 下位4ビット	加算される数 (16進数)	補正後の Cフラグ																														
0	0~9	0	0~9	00	0																														
0	0~8	1	6~F	FA	0																														
1	7~F	0	0~9	A0	1																														
1	6~F	1	6~F	9A	1																														
<p>●使用可能な汎用レジスタ Rd : R0L~R7L、R0H~R7H</p>																																			
<p>●オペランド形式と実行ステート数</p>																																			
アドレッシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット																																
			第1バイト	第2バイト	第3バイト	第4バイト																													
レジスタ直接	DAS	Rd	1	F	0	rd		2																											
<p>●注意事項</p> <p>上記以外の場合について本命令を実行したときの結果(8ビットレジスタRdの内容、およびC、V、Z、N、Hの各フラグ)は保証しません。</p>																																			

2.2.25 (1) DEC (B)

DEC (DECrement)	デクリメント																				
<ul style="list-style-type: none"> ●オペレーション Rd-1→Rd 	<ul style="list-style-type: none"> ●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>-</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセット され、それ以外のときは "0" にクリアさ れます。 V : オーバフローが発生したとき "1" にセッ トされ、それ以外のときは "0" にクリアさ れます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	↑	↑	-		
I	U	I	H	U	N	Z	V	C													
-	-	-	-	↑	↑	↑	↑	-													
<ul style="list-style-type: none"> ●アセンブリフォーマット DEC.B Rd 																					
<ul style="list-style-type: none"> ●オペランドサイズ バイト 																					
<ul style="list-style-type: none"> ●説明 8ビットレジスタRdの内容(アスティネーションオペランド)から"1"を減算し、結果を8ビットレジスタRdに格納します。 																					
<ul style="list-style-type: none"> ●使用可能な汎用レジスタ Rd: R0L~R7L, R0H~R7H 																					
<ul style="list-style-type: none"> ●オペランド形式と実行ステート数 	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>DEC.B</td> <td>Rd</td> <td>1</td> <td>A</td> <td>0</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>	アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	DEC.B	Rd	1	A	0	rd	2
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数											
		第1バイト	第2バイト	第3バイト		第4バイト															
レジスタ直接	DEC.B	Rd	1	A	0	rd	2														
<ul style="list-style-type: none"> ●注意事項 オーバフローは、H80-1→H7Fのとき発生します。 																					

2.2.25 (2) DEC (W)

DEC (DECrement)	デクリメント																												
<p>●オペレーション Rd-1→Rd Rd-2→Rd</p>	<p>●コンディションコード I U H U N Z V C </p> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。 C : 実行前の値が保持されます。</p>																												
<p>●アセンブリフォーマット DEC.W #1, Rd DEC.W #2, Rd</p>																													
<p>●オペランドサイズ ワード</p>																													
<p>●説明 16ビットレジスタRdの内容（デスティネーションオペランド）から1または2を減算し、結果を16ビットレジスタRdに格納します。</p>																													
<p>●使用可能な汎用レジスタ Rd: R0~R7, E0~E7</p>																													
<p>●オペランド形式と実行ステート数</p>	<table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>DEC.W</td> <td>#1,Rd</td> <td>1</td> <td>B</td> <td>S</td> <td>rd</td> <td>2</td> </tr> <tr> <td>レジスタ直接</td> <td>DEC.W</td> <td>#2,Rd</td> <td>1</td> <td>B</td> <td>D</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	DEC.W	#1,Rd	1	B	S	rd	2	レジスタ直接	DEC.W	#2,Rd	1	B	D	rd	2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数																			
		第1バイト	第2バイト	第3バイト		第4バイト																							
レジスタ直接	DEC.W	#1,Rd	1	B	S	rd	2																						
レジスタ直接	DEC.W	#2,Rd	1	B	D	rd	2																						
<p>●注意事項 オーバフローは、H'8000-1→H'7FFF, H'8000-2→H'7FFE, H'8001-2→H'7FFF のとき発生します。</p>																													

2.2.25 (3) DEC (L)

DEC (DECrement)	デクリメント																												
<p>●オペレーション ERd-1→ERd ERd-2→ERd</p>	<p>●コンディションコード I U H U N Z V C</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>↑</td><td>-</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。 C : 実行前の値が保持されます。</p>	-	-	-	-	↑	↑	↑	-																				
-	-	-	-	↑	↑	↑	-																						
<p>●アセンブラフォーマット DEC.L #1, ERd DEC.L #2, ERd</p>																													
<p>●オペランドサイズ ロングワード</p>																													
<p>●説明 32ビットレジスタERdの内容(アスティネーションオペランド)から1または2を減算し、結果を32ビットレジスタERdに格納します。</p>																													
<p>●使用可能な汎用レジスタ ERd: ER0~ER7</p>																													
<p>●オペランド形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>DEC.L</td> <td>#1,ERd</td> <td>1</td> <td>B</td> <td>7 0</td> <td>erd</td> <td>2</td> </tr> <tr> <td>レジスタ直接</td> <td>DEC.L</td> <td>#2,ERd</td> <td>1</td> <td>B</td> <td>F 0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>	アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	DEC.L	#1,ERd	1	B	7 0	erd	2	レジスタ直接	DEC.L	#2,ERd	1	B	F 0	erd	2
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数																			
		第1バイト	第2バイト	第3バイト		第4バイト																							
レジスタ直接	DEC.L	#1,ERd	1	B	7 0	erd	2																						
レジスタ直接	DEC.L	#2,ERd	1	B	F 0	erd	2																						
<p>●注意事項 オーバフローは、H'80000000-1→H'7FFFFFFF, H'80000000-2→H'7FFFFFFE, H'80000001-2→H'7FFFFFFF のとき発生します。</p>																													

2.2.26 (1) DIVXS (B)

DIVXS (DIVide eXtend as Signed)		符号付き除算																								
<p>●オペレーション $Rd \div Rs \rightarrow Rd$</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>—</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 商が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 除数が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	—	—	—						
I	U	I	H	U	N	Z	V	C																		
—	—	—	—	↑	↑	—	—	—																		
<p>●アセンブリフォーマット DIVXS.B Rs, Rd</p>																										
<p>●オペランドサイズ バイト</p>																										
<p>●説明</p> <p>16ビットレジスタRdの内容 (アスティネーションオペランド) を8ビットレジスタRsの内容 (ソースオペランド) で符号付き除算し、結果を16ビットレジスタRdに格納します。演算は、16ビット ÷ 8ビット → 商8ビット、余り8ビットとして行われます。商はRdの下位8ビットに、余りは上位8ビットに格納されます。余りの符号は、被除数の符号に一致しています。</p>																										
<table style="width: 100%; text-align: center;"> <tr> <td style="width: 33%;">Rd</td><td style="width: 33%;">Rs</td><td style="width: 33%;">Rd</td></tr> <tr> <td>被除数</td><td>÷</td><td>除数</td></tr> <tr> <td>16ビット</td><td></td><td>8ビット</td></tr> <tr> <td></td><td>→</td><td>余り 商</td></tr> <tr> <td></td><td></td><td>8ビット 8ビット</td></tr> </table> <p>なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。</p> <p>●DIVXS命令とゼロ除算およびオーバフローを参照してください。</p>			Rd	Rs	Rd	被除数	÷	除数	16ビット		8ビット		→	余り 商			8ビット 8ビット									
Rd	Rs	Rd																								
被除数	÷	除数																								
16ビット		8ビット																								
	→	余り 商																								
		8ビット 8ビット																								
<p>●使用可能な汎用レジスタ</p> <p>Rd : R0~R7, E0~E7 Rs : R0L~R7L, R0H~R7H</p>																										
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>レジスタ直接</td><td>DIVXS.B</td><td>Rs,Rd</td><td>0</td><td>1</td><td>D</td><td>0</td><td>5</td><td>1</td><td>rs</td><td>rd</td><td>16</td></tr> </tbody> </table>			アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	DIVXS.B	Rs,Rd	0	1	D	0	5	1	rs	rd	16
アドレッシングモード	ニーモニック	オペランド形式				インストラクションフォーマット					実行ステート数															
			第1バイト	第2バイト	第3バイト	第4バイト																				
レジスタ直接	DIVXS.B	Rs,Rd	0	1	D	0	5	1	rs	rd	16															
<p>●注意事項</p> <p>Nフラグは、被除数と除数の符号が異なるとき "1" にセットされ、符号が同じとき "0" にクリアされます。したがって、商が0 (ゼロ) でNフラグが "1" にセットされる場合があります。</p>																										

2.2.26 (2) DIVXS (W)

DIVXS (DIVide eXtend as Signed)				符号付き除算																										
<p>●オペレーション ERd ÷ Rs → ERd</p>				<p>●コンディションコード I U I H U N Z V C</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 商が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 除数が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>		—	—	—	—	↑	↑	—	—																	
—	—	—	—	↑	↑	—	—																							
<p>●アセンブリフォーマット DIVXS.W Rs, ERd</p>																														
<p>●オペランドサイズ ワード</p>																														
<p>●説明</p> <p>32ビットレジスタERdの内容 (アスティネーションオペランド) を16ビットレジスタRsの内容 (ソースオペランド) で符号付き除算し、結果を32ビットレジスタERdに格納します。演算は、32ビット ÷ 16ビット → 商16ビット、余り16ビットとして行われます。商は32ビットレジスタERdの下位16ビット (Rd) に、余りは上位16ビット (Ed) に格納します。余りの符号は、被除数の符号に一致しています。</p>																														
<p style="text-align: center;"> </p> <p>なお、ゼロ除算またはオーバーフローが発生した場合の結果は保証されません。</p> <p>●DIVXS命令とゼロ除算およびオーバーフローを参照してください。</p>																														
<p>●使用可能な汎用レジスタ</p> <p>ERd : ER0~ER7 Rs : R0~R7, E0~E7</p>																														
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>DIVXS.W</td> <td>Rs,ERd</td> <td>0</td> <td>1</td> <td>D</td> <td>0</td> <td>5</td> <td>3</td> <td>rs</td> <td>0</td> <td>erd</td> <td>24</td> </tr> </tbody> </table>						アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	DIVXS.W	Rs,ERd	0	1	D	0	5	3	rs	0	erd	24
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット						実行 ステート 数																					
			第1バイト	第2バイト	第3バイト	第4バイト																								
レジスタ直接	DIVXS.W	Rs,ERd	0	1	D	0	5	3	rs	0	erd	24																		
<p>●注意事項</p> <p>Nフラグは、被除数と除数の符号が異なるとき "1" にセットされ、符号が同じとき "0" にクリアされます。したがって、商が0 (ゼロ) でNフラグが "1" にセットされる場合があります。</p>																														

2.2.26 (3) DIVXS

DIVXS (DIVide eXtend as Signed)

符号付き除算

●DIVXS命令とゼロ除算およびオーバフロー

DIVXS命令は、ゼロ除算およびオーバフローの検出を行っていません。したがって、以下に示すようなプログラムを参考にして、ゼロ除算の検出とオーバフローの対策を行ってください。

①DIVXS.B R0L, R1を行う場合の対策

(例1) 除数、被除数を正数にして演算を行い、DIVXU命令のゼロ除算およびオーバフロー対策に帰着させる対策

MOV.B	R0L, R0L	; 除数の判定	
BEQ	ZERODIV	; ゼロ除算ならば、ZERODIVに分岐	
ANDC	#AF, CCR	; CCRのUI、Uビットを“0”にクリア	
BPL	L1	; 除数が正数ならばL1に分岐	
NEG.B	R0L	; 除数の符号を反転する	
ORC	#10, CCR	; CCRのUビットを“1”にセット	
L1:	MOV.W	R1, R1	; 被除数の判定
	BPL	L2	; 被除数が正数ならばL2に分岐
	NEG.W	R1	; 被除数の符号を反転する
	XORC	#50, CCR	; CCRのUI、Uビットを反転
L2:	MOV.B	R1H, R2L	正数に変換した除数と被除数を用いDIVXU.B命令で 16ビット÷8ビット→商(16ビット)、余り(8ビット) の演算を行います。 (●DIVXU命令とゼロ除算およびオーバフローを参照して ください)
	EXTU.W	R2	
	DIVXU.B	R0L, R2	
	MOV.B	R2H, R1H	
	DIVXU.B	R0L, R1	
	MOV.B	R2L, R2H	
	MOV.B	R1L, R2L	
	STC	CCR, R1L	; CCRの内容をR1Lに転送
	BTST	#6, R1L	; CCRのUIビットの判定
	BEQ	L3	; UI=“1”ならばL3に分岐
	NEG.B	R1H	; 余りの符号を反転する
L3:	BTST	#4, R1L	; CCRのUビットの判定
	BEQ	L4	; U=“1”ならばL4に分岐
	NEG.W	R2	; 商の符号を反転する
L4:	RTS		
ZERODIV:		; ゼロ除算処理ルーチン	

この結果、商(16ビット)はR2に、余り(8ビット)はR1Hに格納されています。



2.2.26 (3) DIVXS

DIVXS (DIVide eXtend as Signed)	符号付き除算
(例2) 除数(8ビット)を16ビットに、被除数(16ビット)を32ビットに符号拡張して除算する対策	
EXTS.W R0 BEQ ZERODIV EXTS.L ER1 DIVXS.L R0,ER1 RTS	ROL 除数 R1 被除数 ↓
ZERODIV: この結果、商(16ビット)はR1に、余り(8ビット)はE1(16ビットに符号拡張)に格納されます。	ROL 符号拡張 除数 ER1 符号拡張 被除数 ↓ ER1 余り 商
② DIVXS.W R0,ER1を行う場合の対策	
(例) 除数、被除数を正数にして演算を行い、DIVXU命令のゼロ除算およびオーバフロー対策に帰着させる対策	
MOV.W R0,R0 BEQ ZERODIV ANDC #AF,CCR BPL L1 NEG.W R0 ORC #10,CCR	;ゼロ除算か ;ゼロ除算ならば、ZERODIVに分岐 ;CCRのUI、Uビットを"0"にクリア ;除数が正数ならばL1に分岐 ;除数の符号を反転する ;CCRのUビットを"1"にセット
L1: MOV.L ER1,ER1 BPL L2 NEG.L ER1 XORC #50,CCR	;被除数の判定 ;被除数が正数ならばL2に分岐 ;被除数の符号を反転する ;CCRのUI、Uビットを反転
L2: MOV.W E1,R2 EXTU.L ER2 DIVXU.W R0,ER2 MOV.W E2,R1 DIVXU.W R0,ER1 MOV.W R2,E2 MOV.W R1,R2	; 正数に変換した除数と被除数を用いDIVXU.W命令で ; 32ビット÷16ビット→商(32ビット)、余り(16ビット) ; の演算を行います。 ; (●DIVXU命令とゼロ除算およびオーバフローを参照して下さい)
STC CCR,R1L BTST #6,R1L BEQ L3 NEG.W E1	;CCRの内容をR1Lに転送 ;CCRのUIビットの判定 ;UI="1"ならばL3に分岐 ;余りの符号を反転する
L3: BTST #4,R1L BEQ L4 NEG.L ER2	;CCRのUビットの判定 ;U="1"ならばL4に分岐 ;商の符号を反転する
L4: RTS	R0 除数
ZERODIV: ;ゼロ除算処理ルーチン	ER1 被除数 ↓
この結果、商(32ビット)はER2に、余り(16ビット)はE1に格納されています。	
	E1 余り ER2 商

2.2.26 (3) DIVXS

DIVXS (DIVide eXtend as Signed)						符号付き除算
UI	U	除数	被除数	余り	商	符号修正
0	0	正	正	正	正	符号の修正はありません。
0	1	負	正	正	負	商の符号を反転します。
1	0	負	負	負	正	余りの符号を反転します。
1	1	正	負	負	負	商、余りのいずれも符号を反転します。

2.2.27 (1) DIVXU (B)

DIVXU (DIVide eXtend as Unsigned)		除算																		
●オペレーション Rd ÷ Rs → Rd	●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"><tr><td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td></tr><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>-</td><td>-</td><td>-</td></tr></table>	I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	-	-	-	H : 実行前の値が保持されます。 N : 除数が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 除数が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。
I	U	I	H	U	N	Z	V	C												
-	-	-	-	↑	↑	-	-	-												
●アセンブラフォーマット DIVXU.B Rs, Rd																				
●オペランドサイズ バイト																				
●説明 16ビットレジスタRdの内容 (デスティネーションオペランド) を8ビットレジスタRsの内容 (ソースオペランド) で符号なし除算し、結果を16ビットレジスタRdに格納します。演算は、16ビット ÷ 8ビット → 商8ビット、余り8ビットとして行われます。商はRdの下位8ビットに、余りは上位8ビットに格納します。																				
<table border="1" style="width: 100%;"><tr><td style="width: 33%;">Rd</td><td style="width: 33%;">Rs</td><td style="width: 33%;">Rd</td></tr><tr><td>被除数</td><td>÷</td><td>余り 商</td></tr><tr><td>16ビット</td><td>8ビット</td><td>8ビット 8ビット</td></tr></table>			Rd	Rs	Rd	被除数	÷	余り 商	16ビット	8ビット	8ビット 8ビット									
Rd	Rs	Rd																		
被除数	÷	余り 商																		
16ビット	8ビット	8ビット 8ビット																		
なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。オーバフローについては、●DIVXU命令とゼロ除算およびオーバフローを参照してください。																				
●使用可能な汎用レジスタ Rd : R0~R7, E0~E7 Rs : R0L~R7L, R0H~R7H																				
●オペランド形式と実行ステート数																				
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数													
レジスタ直接	DIVXU.B	Rs,Rd	第1バイト	第2バイト	第3バイト	第4バイト	14													
			5	1	rs	rd														
●注意事項																				

2.2.27 (2) DIVXU (W)

DIVXU (DIVide eXtend as Unsigned)				除算																					
<p>●オペレーション ERd ÷ Rs → ERd</p>				<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>—</td><td>—</td> </tr> </table>	I	UI	H	U	N	Z	V	C	—	—	—	—	↑	↑	—	—					
I	UI	H	U	N	Z	V	C																		
—	—	—	—	↑	↑	—	—																		
<p>●アセンブラフォーマット DIVXU.W Rs, ERd</p>				<p>H : 実行前の値が保持されます。 N : 余数が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 余数が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>																					
<p>●オペラントサイズ ワード</p>																									
<p>●説明</p> <p>32ビットレジスタERdの内容（デスティネーションオペランド）を16ビットレジスタRsの内容（ソースオペランド）で符号なし除算し、結果を32ビットレジスタERdに格納します。演算は、32ビット ÷ 16ビット → 商16ビット、余り16ビットとして行われます。商は32ビットレジスタERdの下位16ビットに、余りは上位16ビットに格納します。</p>																									
<table style="width: 100%; text-align: center;"> <tr> <td style="border: 1px solid black; padding: 2px;">ERd</td> <td style="border: 1px solid black; padding: 2px;">÷</td> <td style="border: 1px solid black; padding: 2px;">Rs</td> <td style="border: 1px solid black; padding: 2px;">→</td> <td style="border: 1px solid black; padding: 2px;">ERd</td> </tr> <tr> <td style="border: 1px solid black; padding: 2px;">被除数</td> <td></td> <td style="border: 1px solid black; padding: 2px;">除数</td> <td></td> <td style="border: 1px solid black; padding: 2px;">余り</td> <td style="border: 1px solid black; padding: 2px;">商</td> </tr> <tr> <td style="border: 1px solid black; padding: 2px;">32ビット</td> <td></td> <td style="border: 1px solid black; padding: 2px;">16ビット</td> <td></td> <td style="border: 1px solid black; padding: 2px;">16ビット</td> <td style="border: 1px solid black; padding: 2px;">16ビット</td> </tr> </table>					ERd	÷	Rs	→	ERd	被除数		除数		余り	商	32ビット		16ビット		16ビット	16ビット				
ERd	÷	Rs	→	ERd																					
被除数		除数		余り	商																				
32ビット		16ビット		16ビット	16ビット																				
<p>なお、ゼロ除算またはオーバフローが発生した場合の結果は保証されません。オーバフローについては、●DIVXU命令とゼロ除算およびオーバフローを参照してください。</p>																									
<p>●使用可能な汎用レジスタ</p> <p>ERd : ER0~ER7 Rs : R0~R7, E0~E7</p>																									
<p>●オペラント形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシングルモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>DIVXU.W</td> <td>Rs,ERd</td> <td>5</td> <td>3</td> <td>rs</td> <td>0</td> <td>erd</td> <td>22</td> </tr> </tbody> </table>					アドレスシングルモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	DIVXU.W	Rs,ERd	5	3	rs	0	erd	22
アドレスシングルモード	ニーモニック	オペランド形式	インストラクションフォーマット					実行ステート数																	
			第1バイト	第2バイト	第3バイト	第4バイト																			
レジスタ直接	DIVXU.W	Rs,ERd	5	3	rs	0	erd	22																	
<p>●注意事項</p>																									


2.2.27 (3) DIVXU

DIVXU (DIVide eXtend as Unsigned)	除算
<p>●DIVXU命令とゼロ除算およびオーバフロー</p> <p>DIVXU命令は、ゼロ除算およびオーバフローの検出を行っていません。したがって、以下に示すようなプログラムにより、ゼロ除算の検出とオーバフロー対策を行ってください。</p> <p>①DIVXU.B R0L,R1を用いる場合の対策</p> <p>(例1) 除算を2回行い商を16ビットにする対策</p> <pre> CMP.B #0, R0L ; ゼロ除算か BEQ ZERODIV ; ゼロ除算ならば、ZERODIVに分岐 MOV.B R1H, R2L ; 被除数上位8ビットをR2Lに転送し、 EXTU.W R2 (*1) ; 16ビットにゼロ拡張 DIVXU.B R0L, R2 (*2) ; 被除数上位8ビットを除算 MOV.B R2H, R1H (*3) ; 余り(部分)をR1Hに転送 DIVXU.B R0L, R1 (*4) ; 余り(部分)と被除数下位8ビットを除算 MOV.B R2H, R2H ; R2Hに商上位を格納 MOV.B R1L, R2L (*5) ; R2Lに商下位を格納 RTS ZERODIV: ; ゼロ除算処理ルーチン </pre> <p>この結果、16ビット÷8ビット→商(16ビット)、余り(8ビット)の演算を行ったことになりオーバフローは起こりません。演算結果の商(16ビット)はR2に、余り(8ビット)はR1Hに格納されます。</p>	

2.2.27 (3) DIVXU

DIVXU (DIVide eXtend as Unsigned)	除算
(例2) ワードサイズの除算を行う対策	
EXTU.W R0 ;除数(8ビット)を16ビットにゼロ拡張	
BEQ ZERODIV ;ゼロ除算ならば、ZERODIVに分岐	
EXTU.L ER1 ;被除数(16ビット)を32ビットにゼロ拡張	
EXTU.W R0,ER1 ;DIVXU.Wにより演算	
RTS	
ZERODIV: ;ゼロ除算処理ルーチン	
この結果、16ビット÷8ビットの演算を32ビット÷16ビット→商(16ビット)、余り(8ビット)で行ったことになり、オーバフローは起こりません。演算結果の商(16ビット)はR1に、余り(8ビット)はER1の下位8ビットに格納されます(ER1の上位8ビットは、すべて"0"となります)。	
 <pre> graph TD R0L[R0L] --> R1[R1] R1 --> R0L_ZE[R0L ゼロ拡張] R1 --> R1_Dividend[R1 被除数] R0L_ZE --> ER1[ER1] R1_Dividend --> ER1 ER1 --> R0L_Q[ER1 余り] ER1 --> R0L_Q_R[ER1 商] </pre>	

2.2.27 (3) DIVXU

DIVXU (DIVide eXtend as Unsigned)	除算
② DIVXU, W R0, ERIを行う場合の対策	
(例) 除算を2回行い商を32ビットにする対策	
MOV.W R0,R0 ; ゼロ除算か BEQ ZERODIV ; ゼロ除算ならば、ZERODIVに分岐 MOV.W E1,E2 ; 被除数上位16ビットをR2に転送し、 EXTU.L ER2 (*1) ; 32ビットにゼロ拡張 DIVXU.W R0,ER2 (*2) ; 被除数上位16ビットを除算 MOV.W E2,E1 (*3) ; 余り(部分)をE1に転送 DIVXU.W R0,ER1 (*4) ; 余り(部分)と被除数下位16ビットを除算 MOV.W R2,E2 ; E2に商上位を格納 MOV.W R1,R2 (*5) ; R2に商下位を格納 RTS ZERODIV: ; ゼロ除算処理ルーチン	
この結果、32ビット ÷ 16ビット → 商(32ビット)、余り(16ビット)の演算を行ったことになりオーバフローは起こりません。演算結果の商(32ビット)はER2に、余り(16ビット)はE1に格納されます。	
	

2.2.28 (1) EEPMOV (B)

EEPMOV (MOVE data to EEPROM)	ブロック転送																		
<p>●オペレーション</p> <pre> if R4L ≠ 0 then Repeat @ER5+→@ER6+ R4L-1→R4L Until R4L = 0 else next; </pre>	<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	-	-	-	-	-	-	-	-	-
I	U	I	H	U	N	Z	V	C											
-	-	-	-	-	-	-	-	-											
<p>●アセンブリフォーマット</p> <p>EEPMOV.B</p>																			
<p>●オペランドサイズ</p> <p>-</p>																			

●説明

ブロック転送命令です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値をインクリメント、R4Lの値をデクリメントします。R4Lの内容が0（ゼロ）となるまで上記動作を繰り返します。その後、次の命令を実行します。本命令でのデータ転送は、バイトサイズデータの連続転送となります。転送バイト数はR4Lで示されます。アセンブリフォーマットのバイト表示は、8ビットレジスタR4Lを示します（最大転送バイト数は255バイトとなります）。データ転送中は割込みの検出を行いません。

本命令の実行終了時には、R4Lは0（ゼロ）を、またER5、ER6はそれぞれ（最終アドレス+1）の内容を保持しています。

●オペランド形式と実行ステート数

アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット								実行ステート数
			第1バイト		第2バイト		第3バイト		第4バイト		
-	EEPMOV.B		7	B	5	C	5	9	8	F	8+4n*

【注】*R4Lの初期設定値がnの場合です。このとき転送データはnバイトですが、データアクセスは2(n+1)回行われ、このデータアクセスに必要なステート数は4(n+1)です。(n=0, 1, 2, ..., 255)

●注意事項

本命令ではまず、ER5、ER6で示されるメモリのリードを行い、その後、データのブロック転送を行います。

本命令の実行ステート数はH8/300CPUと異なります。

2.2.28 (2) EEPMOV (W)

EEPMOV (MOVE data to EEPROM)		ブロック転送																		
<p>●オペレーション</p> <pre> if R4 ≠ 0 then Repeat @ER5 → @ER6 + R4 - 1 → R4 Until R4 = 0 else next; </pre>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	-	-	-	-	-	-	-	-	-
I	U	I	H	U	N	Z	V	C												
-	-	-	-	-	-	-	-	-												
<p>●アセンブリフォーマット</p> <p>EEPMOV.W</p>																				
<p>●オペランドサイズ</p> <p>-</p>																				

●説明

ブロック転送命令です。ER5で示されるメモリ上のデータをER6で示されるメモリへ転送し、ER5、ER6の値をインクリメント、R4の値をデクリメントします。R4の内容が0（ゼロ）となるまで上記動作を繰り返します。その後、次の命令を実行します。本命令でのデータ転送は、バイトサイズデータの連続転送となります。転送バイト数はR4で示されます。アセンブリフォーマットのワード表示は、16ビットレジスタR4を示します（最大転送バイト数は65535バイトとなります）。データ転送中はNMI以外の割込みの検出を行いません。

NMI割込みが発生しない状態での本命令の実行終了時には、R4は0（ゼロ）を、またER5、ER6はそれぞれ(最終アドレス+1)の内容を保持しています。

NMI割込みが発生すると、転送中の1バイトの転送終了後NMI割込み例外処理を行います。このときR4は残りの転送バイト数を、またER5、ER6はそれぞれ次の転送アドレスを示しています。NMI割込み例外処理で退避されるPCは直後の命令の先頭アドレスです。

●EEPMOV.W命令とNMI割込みを参照してください。

●オペランド形式と実行ステート数

アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット							実行ステート数
			第1バイト		第2バイト		第3バイト		第4バイト	
-	EEPMOV.W		7	B	D	4	5	9	8	F 8+4n*

【注】*R4の初期設定値がnの場合です。このとき転送データはnバイトですが、データアクセスは2(n+1)回行われ、このデータアクセスに必要なステート数は4(n+1)です。(n=0, 1, 2 … 65535)

●注意事項

本命令ではまず、ER5、ER6で示されるメモリのリードを行い、その後データのブロック転送を行います。

2.2.28 (2) EEPMOV (W)

EEPMOV (MOVE data to EEPROM)	ブロック転送
<p>●EEPMOV.W命令とNMI割込み</p> <p>EEPMOV.W命令実行中にNMI割込みが発生すると、転送中の1バイトの転送終了後、NMI割込み例外処理を実行します。このときのレジスタの内容は次のようにになっています。</p> <p>ER5 : 残りの転送元アドレスの先頭 ER6 : 残りの転送先アドレスの先頭 R4 : 残りの転送バイト数</p> <p>また、このNMI割込み例外処理時にスタックされるPCの値は本命令の直後の命令の先頭アドレスになっています。したがって、EEPMOV.W命令実行中にNMI割込みが発生する場合には以下のようないプログラムで対策を行ってください。</p> <p>(例)</p> <pre>L1: EEPMOV.W MOV.W R4, R4 BNE L1</pre> <p>なお、EEPMOV.B命令ではNMI割込みを含めてすべての割込みを受け付けません。</p>	

2.2.29 (1) EXTS (W)

EXTS (EXTend as Signed)	符号拡張																				
<p>●オペレーション (<ビット7>of Rd)→(<ビット15~8>of Rd)</p>	<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—		
I	U	I	H	U	N	Z	V	C													
—	—	—	—	↑	↑	0	—	—													
<p>●アセンブラフォーマット EXTS.W Rd</p>																					
<p>●オペランドサイズ ワード</p>																					
<p>●説明</p> <p>16ビットレジスタRdの下位8ビットの符号を上位方向にコピーし、ワードサイズに符号拡張します(Rdのビット7をビット15~8にコピーします)。</p>																					
<p>●使用可能な汎用レジスタ Rd : R0~R7、E0~E7</p>																					
<p>●オペランド形式と実行ステート数</p> <table border="1"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>EXTS.W</td> <td>Rd</td> <td>1</td> <td>7</td> <td>D</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>		アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	EXTS.W	Rd	1	7	D	rd	2
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数											
		第1バイト	第2バイト	第3バイト		第4バイト															
レジスタ直接	EXTS.W	Rd	1	7	D	rd	2														
<p>●注意事項</p>																					


2.2.29 (2) EXTS (L)

EXTS (EXTend as Signed)	符号拡張																				
<p>●オペレーション (<ビット15>of ERd)→(<ビット31~16>of ERd)</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—		
I	U	I	H	U	N	Z	V	C													
—	—	—	—	↑	↑	0	—	—													
<p>●アセンブラフォーマット EXTS.L ERd</p>																					
<p>●オペランドサイズ ロングワード</p>																					
<p>●説明 32ビットレジスタERdの下位16ビットの符号ビットを上位方向にコピーし、ロングワードサイズに符号拡張します (ERdのビット15をビット31~16にコピーします)。</p>																					
<p>●使用可能な汎用レジスタ ERd : ER0~ER7</p>																					
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>EXTS.L</td> <td>ERd</td> <td>1</td> <td>7</td> <td>F 0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	EXTS.L	ERd	1	7	F 0	erd	2	
アドレッシングモード				ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数											
	第1バイト	第2バイト	第3バイト			第4バイト															
レジスタ直接	EXTS.L	ERd	1	7	F 0	erd	2														
<p>●注意事項</p>																					

2.2.30(1) EXTU(W)

EXTU (EXTend as Unsigned)		ゼロ拡張																				
<p>●オペレーション 0 → (<ビット15~8>of Rd)</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>0</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 常に "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	0	↑	0	—	—		
I	U	I	H	U	N	Z	V	C														
—	—	—	—	0	↑	0	—	—														
<p>●アセンブラフォーマット EXTU.W Rd</p>																						
<p>●オペランドサイズ ワード</p>																						
<p>●説明 16ビットレジスタRdの下位8ビットをワードサイズにゼロ拡張します。Rdの上位8ビット(ビット15~8)に0(ゼロ)が入ります。</p>																						
<p>●使用可能な汎用レジスタ Rd : R0~R7, E0~E7</p>																						
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>EXTU.W</td> <td>Rd</td> <td>1</td> <td>7</td> <td>5</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>			アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	EXTU.W	Rd	1	7	5	rd	2
アドレスシング モード	ニーモ ニック	オペランド 形式				インストラクションフォーマット					実行 ステート 数											
			第1バイト	第2バイト	第3バイト	第4バイト																
レジスタ直接	EXTU.W	Rd	1	7	5	rd	2															
<p>●注意事項</p>																						

2.2.30 (2) EXTU (L)

EXTU (EXTend.as Unsigned)	ゼロ拡張																				
<p>●オペレーション 0 → (<ビット31~16>of ERd)</p>	<p>●コンディションコード I U H U N Z V C - 0 ↑ 0 - H : 実行前の値が保持されます。 N : 常に "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>																				
<p>●アセンブリフォーマット EXTUL ERd</p>																					
<p>●オペランドサイズ ロングワード</p>																					
<p>●説明 32ビットレジスタERdの下位16ビット(汎用レジスタRd)をゼロ拡張してロングワードサイズにします。ERdの上位16ビット(ビット31~16)に0(ゼロ)が入ります。</p> 																					
<p>●使用可能な汎用レジスタ ERd : ER0~ER7</p>																					
<p>●オペランド形式と実行ステート数</p> <table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>EXTUL</td> <td>ERd</td> <td>1</td> <td>7</td> <td>7 0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>		アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	EXTUL	ERd	1	7	7 0	erd	2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数											
		第1バイト	第2バイト	第3バイト		第4バイト															
レジスタ直接	EXTUL	ERd	1	7	7 0	erd	2														
<p>●注意事項</p>																					

2.2.31(1) INC(B)

INC (INCrement)	インクリメント																				
<p>●オペレーション Rd+1→Rd</p>	<p>●コンディションコード I UI H U N Z V C</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>↑</td><td>-</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。 C : 実行前の値が保持されます。</p>	-	-	-	-	↑	↑	↑	-												
-	-	-	-	↑	↑	↑	-														
<p>●アセンブラフォーマット INC.B Rd</p>																					
<p>●オペランドサイズ バイト</p>																					
<p>●説明 8ビットレジスタRdの内容 (デスティネーションオペランド) に "1" を加算し、結果を8ビットレジスタRdに格納します。</p>																					
<p>●使用可能な汎用レジスタ Rd : R0L~R7L, R0H~R7H</p>																					
<p>●オペランド形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>INC.B</td> <td>Rd</td> <td>0</td> <td>A</td> <td>0</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	INC.B	Rd	0	A	0	rd	2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数											
		第1バイト	第2バイト	第3バイト		第4バイト															
レジスタ直接	INC.B	Rd	0	A	0	rd	2														
<p>●注意事項 オーバフローはH'7F+1→H'80のとき発生します。</p>																					

2.2.31 (2) INC (W)

INC (INCrement)	インクリメント																												
<p>●オペレーション Rd+1→Rd Rd+2→Rd</p>	<p>●コンディションコード I U H U N Z V C  H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。 C : 実行前の値が保持されます。</p>																												
<p>●アセンブラフォーマット INC.W #1, Rd INC.W #2, Rd</p>																													
<p>●オペランドサイズ ワード</p>																													
<p>●説明 16ビットレジスタRdの内容(デスティネーションオペランド)に1または2を加算し、結果を16ビットレジスタRdに格納します。</p>																													
<p>●使用可能な汎用レジスタ Rd: R0~R7, E0~E7</p>																													
<p>●オペランド形式と実行ステート数</p>	<table border="1"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>INC.W</td> <td>#1,Rd</td> <td>0</td> <td>B</td> <td>5</td> <td>rd</td> <td>2</td> </tr> <tr> <td>レジスタ直接</td> <td>INC.W</td> <td>#2,Rd</td> <td>0</td> <td>B</td> <td>D</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>	アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	INC.W	#1,Rd	0	B	5	rd	2	レジスタ直接	INC.W	#2,Rd	0	B	D	rd	2
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数																			
		第1バイト	第2バイト	第3バイト		第4バイト																							
レジスタ直接	INC.W	#1,Rd	0	B	5	rd	2																						
レジスタ直接	INC.W	#2,Rd	0	B	D	rd	2																						
<p>●注意事項 オーバフローはH'7FFF+1→H'8000, H'7FFF+2→H'8001, H'7FFE+2→H'8000のとき発生します。</p>																													

2.2.31 (3) INC (L)

INC (INCrement)	インクリメント																														
<p>●オペレーション ERd+1→ERd ERd+2→ERd</p>	<p>●コンディションコード I U I H U N Z V C (The mask shows '-' in the first four positions and ↑ in the last five positions) </p> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。 C : 実行前の値が保持されます。</p>																														
<p>●アセンブラフォーマット INCL #1, ERd INCL #2, ERd</p>																															
<p>●オペランドサイズ ロングワード</p>																															
<p>●説明 32ビットレジスタERdの内容(デスティネーションオペランド)に1または2を加算し、結果を32ビットレジスタERdに格納します。</p>																															
<p>●使用可能な汎用レジスタ ERd : ER0~ER7</p>																															
<p>●オペランド形式と実行ステート数</p>	<table border="1"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>INCL</td> <td>#1,ERd</td> <td>0</td> <td>B</td> <td>7</td> <td>0</td> <td>erd</td> <td>2</td> </tr> <tr> <td>レジスタ直接</td> <td>INCL</td> <td>#2,ERd</td> <td>0</td> <td>B</td> <td>F</td> <td>0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>	アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	INCL	#1,ERd	0	B	7	0	erd	2	レジスタ直接	INCL	#2,ERd	0	B	F	0	erd	2
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数																					
		第1バイト	第2バイト	第3バイト		第4バイト																									
レジスタ直接	INCL	#1,ERd	0	B	7	0	erd	2																							
レジスタ直接	INCL	#2,ERd	0	B	F	0	erd	2																							
<p>●注意事項 オーバフローはH'7FFFFFFF+1→H'80000000, H'7FFFFFFF+2→H'80000001, H'7FFFFFFE+2→H'80000000のとき発生します。</p>																															

2.2.32 JMP

JMP (JuMP)	無条件ジャンプ																																								
<p>●オペレーション 実効アドレス→PC</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	—	—	—	—	—																						
I	U	I	H	U	N	Z	V	C																																	
—	—	—	—	—	—	—	—	—																																	
<p>●アセンブラフォーマット JMP <EA></p>																																									
<p>●オペランドサイズ —</p>																																									
<p>●説明 指定された実効アドレスに無条件分岐します。</p>																																									
<p>●使用可能な汎用レジスタ ERn : ER0～ER7</p>																																									
<p>●オペランド形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="5">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ間接</td> <td>JMP</td> <td>@ERn</td> <td>5</td> <td>9</td> <td>0</td> <td>ern</td> <td>0</td> <td>4</td> </tr> <tr> <td>絶対アドレス</td> <td>JMP</td> <td>@aa:24</td> <td>5</td> <td>A</td> <td colspan="3">abs</td> <td>6</td> </tr> <tr> <td>メモリ間接</td> <td>JMP</td> <td>@@aa:8</td> <td>5</td> <td>B</td> <td colspan="2">abs</td> <td></td> <td>8 10</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット					実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ間接	JMP	@ERn	5	9	0	ern	0	4	絶対アドレス	JMP	@aa:24	5	A	abs			6	メモリ間接	JMP	@@aa:8	5	B	abs			8 10
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット					実行ステート数																														
		第1バイト	第2バイト	第3バイト		第4バイト																																			
レジスタ間接	JMP	@ERn	5	9	0	ern	0	4																																	
絶対アドレス	JMP	@aa:24	5	A	abs			6																																	
メモリ間接	JMP	@@aa:8	5	B	abs			8 10																																	
<p>●注意事項 ノーマルモードとアドバンストモードでは、分岐アドレスの構造および実行ステート数が異なりますので注意してください。 分岐先アドレスは、必ず偶数になるようにしてください。</p>																																									

2.2.33 JSR

JSR (Jump to SubRoutine)				サブルーチンジャンプ																																				
<p>●オペレーション PC→@-SP 実効アドレス→PC</p>				<p>●コンディションコード I UI H U N Z V C</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td></tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>		-	-	-	-	-	-	-	-	-																										
-	-	-	-	-	-	-	-	-																																
<p>●アセンブラフォーマット JSR <EA></p>																																								
<p>●オペランドサイズ —</p>																																								
<p>●説明 PCの内容をリストアドレステとしてス택に退避し、指定された実効アドレスに分岐します。 退避されるPC値は本命令の直後の命令の先頭アドレスになります。</p>																																								
<p>●使用可能な汎用レジスタ ERn : ER0~ER7</p>																																								
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">累積データ量</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ間接</td> <td>JSR</td> <td>@ERn</td> <td>5</td> <td>D</td> <td>0</td> <td>rel</td> <td>6 8</td> </tr> <tr> <td>絶対アドレス</td> <td>JSR</td> <td>@aa:24</td> <td>5</td> <td>E</td> <td colspan="2">abs</td> <td>8 10</td> </tr> <tr> <td>メモリ間接</td> <td>JSR</td> <td>@@aa:8</td> <td>5</td> <td>F</td> <td colspan="2">abs</td> <td>8 12</td> </tr> </tbody> </table>					アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				累積データ量	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ間接	JSR	@ERn	5	D	0	rel	6 8	絶対アドレス	JSR	@aa:24	5	E	abs		8 10	メモリ間接	JSR	@@aa:8	5	F	abs		8 12
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット					累積データ量																																
			第1バイト	第2バイト	第3バイト	第4バイト																																		
レジスタ間接	JSR	@ERn	5	D	0	rel	6 8																																	
絶対アドレス	JSR	@aa:24	5	E	abs		8 10																																	
メモリ間接	JSR	@@aa:8	5	F	abs		8 12																																	
<p>●注意事項 ノーマルモードとアドバンストモードでは、ス택および分岐アドレスの構造が異なりますので注意してください。ノーマルモードのとき退避されるPCの内容は、下位16ビットのみです。 分岐先アドレスは、必ず偶数になるようにしてください。</p>																																								
<p>ノーマルモード</p>			<p>アドバンストモード</p>																																					

2.2.34 (1) LDC(B)

LDC (Load to Control register)			CCR転送																																					
<p>●オペレーション (EAs) → CCR</p>			<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td> </tr> </table>								I	U	I	H	U	N	Z	V	C	↓	↓	↓	↓	↓	↓	↓	↓	↓												
I	U	I	H	U	N	Z	V	C																																
↓	↓	↓	↓	↓	↓	↓	↓	↓																																
<p>●アセンブリフォーマット LDC.B <EAs>, CCR</p>			<p>I : ソースオペランドの対応するビットの値が格納されます。 H : ソースオペランドの対応するビットの値が格納されます。 N : ソースオペランドの対応するビットの値が格納されます。 Z : ソースオペランドの対応するビットの値が格納されます。 V : ソースオペランドの対応するビットの値が格納されます。 C : ソースオペランドの対応するビットの値が格納されます。</p>																																					
<p>●オペランドサイズ バイト</p>																																								
<p>●説明 ソースオペランドをCCRに転送します。 なお、本命令の実行終了時点では、NMIを含めてすべての割込みは受け付けられません。</p>																																								
<p>●使用可能なレジスタ Rs : R0L～R7L, R0H～R7H</p>																																								
<p>●オペランド形式と実行ステート数</p>			<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th><th rowspan="2">ニーモ ニック</th><th rowspan="2">オペランド 形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行 ステート 数</th></tr> <tr> <th colspan="2">第1バイト</th><th colspan="2">第2バイト</th><th colspan="2">第3バイト</th></tr> </thead> <tbody> <tr> <td>イミディエイト</td><td>LDC.B</td><td>#xx:8,CCR</td><td>0</td><td>7</td><td colspan="2">IMM</td><td>2</td></tr> <tr> <td>レジスタ直接</td><td>LDC.B</td><td>Rs,CCR</td><td>0</td><td>3</td><td>0</td><td>rs</td><td>2</td></tr> </tbody> </table>								アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト		第2バイト		第3バイト		イミディエイト	LDC.B	#xx:8,CCR	0	7	IMM		2	レジスタ直接	LDC.B	Rs,CCR	0	3	0	rs	2
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数																																	
			第1バイト		第2バイト			第3バイト																																
イミディエイト	LDC.B	#xx:8,CCR	0	7	IMM		2																																	
レジスタ直接	LDC.B	Rs,CCR	0	3	0	rs	2																																	
<p>●注意事項</p>																																								

2.2.34 (2) LDC(W)

LDC (Load to Control register)	CCR転送																
<p>●オペレーション (EAs) → CCR</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td> </tr> </table> <p>I : ソースオペランドの対応するビットの値が格納されます。 H : ソースオペランドの対応するビットの値が格納されます。 N : ソースオペランドの対応するビットの値が格納されます。 Z : ソースオペランドの対応するビットの値が格納されます。 V : ソースオペランドの対応するビットの値が格納されます。 C : ソースオペランドの対応するビットの値が格納されます。</p>	I	UI	H	U	N	Z	V	C	↓	↓	↓	↓	↓	↓	↓	↓
I	UI	H	U	N	Z	V	C										
↓	↓	↓	↓	↓	↓	↓	↓										
<p>●アセンブリフォーマット LDC.W <EAs>, CCR</p>																	
<p>●オペランドサイズ ワード</p>																	
<p>●説明</p> <p>ソースオペランドをCCRに転送します。CCRはバイトサイズですが転送はワードサイズで行われ、偶数アドレスの内容がCCRに格納されます。</p> <p>本命令の実行終了時点では、NMIを含めてすべての割込みは受け付けられません。</p>																	
<p>●使用可能な汎用レジスタ ERs : ER0～ER7</p>																	

2.2.34 (2) LDC(W)

LDC (Load to Control register)		CCR転送			
●オペランド形式と実行ステート数					
アドレスингモード	オペランド形式	第1バイト	インストラクションフォーマット		
レジスタ間接	LDC.W @Rn,CCR	0 1 4 0 6 9 0 ens 0	第4バイト 第3バイト 第2バイト 第1バイト		
ディスプレースメント付	LDC.W @Rn,D[4]	0 1 4 0 6 F 0 ens 0	第6バイト 第5バイト 第7バイト 第8バイト		
レジスタ間接	LDC.W @Rn,D[4]	0 1 4 0 7 8 0 ens 0	第9バイト 第10バイト		
アドレスイング メモリメソッド	LDC.W @Rn+,CCR	0 1 4 0 6 D 0 ens 0	実行ステート数		
レジスタ間接	LDC.W @Rn+,CCR	0 1 4 0 6 B 2 0 0 0	disp		
绝对アドレス	LDC.W @#16,CCR	0 1 4 0 6 B 0 0 abs			
绝对アドレス	LDC.W @#24,CCR	0 1 4 0 6 B 2 0 0 0 abs			
			10		

●注意事項

2.2.35 (1) MOV (B)

MOV (MOVE data)	転送																				
<p>●オペレーション Rs→Rd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0 (ゼロ) のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—		
I	U	I	H	U	N	Z	V	C													
—	—	—	—	↑	↑	0	—	—													
<p>●アセンブラフォーマット MOV.B Rs, Rd</p>																					
<p>●オペランドサイズ バイト</p>																					
<p>●説明 8ビットレジスタRsの内容を8ビットレジスタRdへ転送します。このとき転送するデータを検査し、 その結果をCCRに反映します。</p>																					
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H Rs : R0L～R7L, R0H～R7H</p>																					
<p>●オペランド形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>MOV.B</td> <td>Rs,Rd</td> <td>0</td> <td>C</td> <td>rs</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>	アドレッシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	MOV.B	Rs,Rd	0	C	rs	rd	2
アドレッシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数											
		第1バイト	第2バイト	第3バイト		第4バイト															
レジスタ直接	MOV.B	Rs,Rd	0	C	rs	rd	2														
<p>●注意事項</p>																					

2.2.35 (2) MOV(W)

MOV (MOVe data)				転送																					
<p>●オペレーション Rs→Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td><td>-</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	-	-		
I	U	I	H	U	N	Z	V	C																	
-	-	-	-	↑	↑	0	-	-																	
<p>●アセンブラフォーマット MOV.W Rs, Rd</p>				<p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0(ゼロ)のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>																					
<p>●オペランドサイズ ワード</p>																									
<p>●説明</p> <p>16ビットレジスタRsの内容を16ビットレジスタRdへ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。</p>																									
<p>●使用可能な汎用レジスタ</p> <p>Rd : R0～R7, E0～E7 Rs : R0～R7, E0～E7</p>																									
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>MOV.W</td> <td>Rs,Rd</td> <td>0</td> <td>D</td> <td>rs</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>						アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	MOV.W	Rs,Rd	0	D	rs	rd	2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																			
レジスタ直接	MOV.W	Rs,Rd	0	D	rs	rd	2																		
<p>●注意事項</p>																									

2.2.35 (3) MOV (L)

MOV (MOVE data)		転送																		
<p>●オペレーション ERs→ERd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td><td>-</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0(ゼロ)のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	-	-
I	U	I	H	U	N	Z	V	C												
-	-	-	-	↑	↑	0	-	-												
<p>●アセンブラフォーマット MOV.L ERs, ERd</p>																				
<p>●オペランドサイズ ロングワード</p>																				
<p>●説明 32ビットレジスタERsの内容を32ビットレジスタERdへ転送します。このとき転送するデータを検 査し、その結果をCCRに反映します。</p>																				
<p>●使用可能な汎用レジスタ ERd : ER0~ER7 ERs : ER0~ER7</p>																				
<p>●オペランド形式と実行ステート数</p>																				
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット					実行 ステート 数												
			第1バイト	第2バイト	第3バイト	第4バイト														
レジスタ直接	MOV.L	ERs,ERd	0	F	1 ers	0 erd		2												
<p>●注意事項</p>																				

2.2.35 (4) MOV (B)

MOV (MOVE data)	転送
●オペレーション (EAs) →Rd	●コンディションコード I UI H U N Z V C — — — — ↑ ↓ 0 — H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0 (ゼロ) のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。
●アセンブラフォーマット MOV.B <EAs>, Rd	
●オペランドサイズ バイト	
●説明 ソースオペランドの内容を8ビットレジスタRdに転送します。このとき、転送するデータを検査し、 その結果をCCRに反映します。	
●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H ERs : ER0～ER7	

2.2.35 (4) MOV (B)

MOV (MOVE data)	転送
●オペランド形式と実行ステート数	
アドレスингモード	オペランド形式
イミディエイト	MOV.B #xx8,Rd
レジスタ間接	MOV.B @ERx,Rd
ディスプレースメント付レジスタ間接	MOV.B @(d16,ERx),Rd
ポストインクリメントレジスタ間接	MOV.B @(ERx+,Rd
絶対アドレス	MOV.B @aa16,Rd
	MOV.B @aa24,Rd

アドレス	モード	オペランド形式	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	実行ステート数
レジスタ間接	MOV.B @ERx,Rd	F	rd	IMM							2
ディスプレースメント付レジスタ間接	MOV.B @(d16,ERx),Rd	6	8	0 ers	rd						4
ポストインクリメントレジスタ間接	MOV.B @(ERx+,Rd	6	E	0 ers	rd	disp					6
絶対アドレス	MOV.B @aa16,Rd	7	8	0 ers	0	6	A	2	rd	0	10
	MOV.B @aa24,Rd	6	C	0 ers	rd						6

●注意事項

「MOV.B @ER7+Rd」は、SP (ER7) の内容が奇数値となるため使用しないでください。詳細は「3.3.2 例外処理の動作」またはハードウェアマニュアルを参照してください。

④aa : 8のアクセス範囲については、各製品のハードウェアマニュアルを参照してください。

2.2.35 (5) MOV (W)

MOV (MOVE data)		転送																																				
●オペレーション (EAs) →Rd	●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"><tr><td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td></tr><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td><td>-</td></tr></table>	I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	-	-	●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"><tr><td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td></tr><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td><td>-</td></tr></table>	I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	-	-
I	U	I	H	U	N	Z	V	C																														
-	-	-	-	↑	↑	0	-	-																														
I	U	I	H	U	N	Z	V	C																														
-	-	-	-	↑	↑	0	-	-																														
●アセンブラフォーマット MOV.W <EAs>, Rd	H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0(ゼロ)のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。																																					
●オペランドサイズ ワード																																						
●説明 ソースオペランドの内容を16ビットレジスタRdへ転送します。このとき転送するデータを検査し、 その結果をCCRに反映します。																																						
●使用可能な汎用レジスター Rd : R0～R7, E0～E7 ERs : ER0～ER7																																						

2.2.35 (5) MOV (W)

転送

MOV (MOVE data)

●オペランド形式と実行ステート数

		インストラクションフォーマット								実行ステート数
アドレスингモード	オペランド形式	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	
イミディエイト	MOV.W #xx:16,Rd	7	9	0	rd	IMM				4
レジスタ間接	MOV.W @ERs,Rd	6	9	0	ers	rd				4
ディスプレースメント付レジスタ間接	MOV.W @(16,disp),Rd	6	F	0	ers	rd	disp			6
オペランドレジスタ間接	MOV.W @(24,disp),Rd	7	8	0	ers	0	6	B	2	10
絶対アドレス	MOV.W @xx:16,Rd	6	D	0	ers	rd	0	rd	0	6
	MOV.W @xx:16,Rd	6	B	0	rd	abs				6
	MOV.W @xx:24,Rd	6	B	2	rd	0	0	abs		8

●注意事項

- アドレス<EA>は必ず偶数になるようにしてください。
- 「MOV.W @R7+,Rd」の機械語はPOP.W Rdと同一です。

2.2.35 (6) MOV (L)

MOV (MOVE data)	転送																
<p>●オペレーション (EAs) → ERd</p>	<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 転送データが0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	UI	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—
I	UI	H	U	N	Z	V	C										
—	—	—	—	↑	↑	0	—										
<p>●アセンブリフォーマット MOV.L <EAs>, ERd</p>																	
<p>●オペランドサイズ ロングワード</p>																	
<p>●説明</p> <p>ソースオペランドの内容を指定された32ビットレジスタERdへ転送します。このとき転送するデータを検査し、その結果をCCRに反映します。</p> <p>実効アドレスが示す先頭の1ワードのメモリの内容が拡張レジスタEdに格納され、次の1ワードのメモリの内容が汎用レジスタRdに格納されます。</p>																	
<p>●使用可能な汎用レジスタ</p> <p>ERd : ER0~ER7 ERs : ER0~ER7</p>																	

2.2.35 (6) MOV (L)

MOV (MOVE data)											転送		
●オペランド形式と実行ステート数													
アドレスингモード	オペランドモード	オペランド形式	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト	実行ステート数
イミディエイト	MOV.L	#xx:32,Rd	7	A	0	0	end						6
レジスタ間接	MOV.L	@ERs,ERd	0	1	0	0	6	9	0	ers	end		8
ディスプレースメント付レジスタ間接	MOV.L	#xx:disp,ERd	0	1	0	0	6	F	0	ers	0		10
ポストインクリメントレジスタ間接	MOV.L	#xx:disp,ERd	0	1	0	0	7	8	0	ers	0	disp	14
ポストインクリメントアドレス	MOV.L	#xx:disp,ERd	0	1	0	0	6	D	0	ers	0	end	10
ポストインクリメントアドレス	MOV.L	#xx:16,ERd	0	1	0	0	6	B	0	end	abs		10
絶対アドレス	MOV.L	#xx:24,ERd	0	1	0	0	6	B	2	0	end	abs	12

●注意事項

- 1) アドレス<EEs>は必ず偶数になるようにしてください。
- 2) 「MOV.L @ER7+,ERd」の機械語はPOP.L ERdと同一です。

2.2.35 (7) MOV (B)

MOV (MOVE data)	転送																		
<p>●オペレーション Rs → <EAd></p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0 (ゼロ) のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—
I	U	I	H	U	N	Z	V	C											
—	—	—	—	↑	↑	0	—	—											
<p>●アセンブリフォーマット MOV.B Rs, <EAd></p>																			
<p>●オペランドサイズ バイト</p>																			
<p>●説明 8ビットレジスタRsの内容 (ソースオペランド) をデスティネーションのロケーションに転送しま す。このとき、転送するデータを検査し、その結果をCCRに反映します。</p>																			
<p>●使用可能な汎用レジスタ Rs : R0L~R7L, R0H~R7H ERd : ER0~ER7</p>																			

2.2.35 (7) MOV (B)

MOV (MOVE data)		転送			
●オペランド形式と実行ステート数					
アドレスシングル モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット		
レジスタ間接	MOV.B	Rs,@ERd	第1バイト 第2バイト 第3バイト 第4バイト 第5バイト 第6バイト 第7バイト 第8バイト 実行 ステート 数		
ディスプレ スマント付 レジスタ間接	MOV.B	Rs,@(R16,ERd)	6 E l end rs disp		
アリゲーター アドレス接続	MOV.B	Rs,@(C24,ERd)	7 8 0 end 0 6 A A n 0 0 disp		
絶対アドレス	MOV.B	Rs,@-ERd	6 C l end rs		
	MOV.B	Rs,@nn:8	3 rs abs		
	MOV.B	Rs,@nn:16	6 A 8 rs abs		
	MOV.B	Rs,@nn:24	6 A A rs 0 0 abs		
●注意事項					
1) 「MOV.B Rs,@-ER7」は、SP (ER7) の内容が奇数値となるため使用してください。詳細は「3.3.2 様外処理の動作」またはハードウェアマニュアルを参照してください。					
2) MOV.B RnL,@-ERnまたはMOV.B RnH,@-ERnを実行すると（実行前のERnの内容-1）の下位RnLまたは上位RnHが転送されます。					

2.2.35 (8) MOV (W)

MOV (MOVE data)	転送																
<p>●オペレーション Rs → (EAd)</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 転送データが0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	UI	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—
I	UI	H	U	N	Z	V	C										
—	—	—	—	↑	↑	0	—										
<p>●アセンブラフォーマット MOV.W Rs, <EAd></p>																	
<p>●オペランドサイズ ワード</p>																	
<p>●説明 16ビットレジスタRsの内容(ソースオペランド)をデスティネーションのロケーションに転送します。このとき転送するデータを検査し、その結果をCCRに反映します。</p>																	
<p>●使用可能な汎用レジスタ Rs : R0～R7, E0～E7 ERd : ER0～ER7</p>																	

2.2.35 (8) MOV (W)

MOV (MOVE data)										転送
●オペランド形式と実行ステート数										
アドレスингモード	オペランド形式	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	実行ステート数
レジスタ間接	Rs,@ERd	6	9	1 end	rs					4
ディスプレースメント付レジスタ間接	Rs,@(16,ERd)	6	F	1 end	rs	disp				6
ポストインドレジスタ間接	Rs,@(128,ERd)	7	8	0 end	0	B	A	rs	0	10
MOV.W	Rs,@-ERd	6	D	1 end	rs					6
絶対アドレス	Rs,@nn:16	6	B	8	rs	abs				6
MOV.W	Rs,@aa:24	6	B	A	rs	0	0	abs		8

●注意事項

- 1) アドレス<EAd>は必ず偶数になるようにしてください。
- 2) 「MOV.W Rs,@-ER7」の機械語はPUSH.W Rsと同一です。
- 3) MOV.W Rn,@-ERnを実行すると（実行前のERnの内容-2）が転送されます。

2.2.35 (9) MOV (L)

MOV (MOVE data)		転送																		
●オペレーション ERs → (EAd)	●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"><tr><td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td></tr><tr><td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td><td>-</td></tr></table>	I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	-	-	
I	U	I	H	U	N	Z	V	C												
-	-	-	-	↑	↑	0	-	-												
●アセンブラフォーマット MOV.L ERs, <EAd>	H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0 (ゼロ) のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。																			
●オペランドサイズ ロングワード																				
●説明 32ビットレジスタERsの内容（ソースオペランド）をデスティネーションのロケーションに転送し ます。このとき、転送するデータを検査し、その結果をCCRに反映します。 実効アドレスが示す先頭の1ワードに拡張レジスタの内容が、次の1ワードに汎用レジスタRdの内 容が格納されます。																				
●使用可能な汎用レジスタ ERs : ER0~ER7 ERd : ER0~ER7																				

2.2.35 (9) MOV (L)

インストラクションフォーマット											実行ステート数
アドレスингモード	オペランド形式	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	
レジスタ間接	MOV.L Rb,ERd	0	1	0	0	6	9	l end	ers		8
ディスプレースメント付レジスタ間接	MOV.L Rb,ERd(displ)	0	1	0	0	6	F	l end	ers		10
アドレスингモード	MOV.L Rb,ERd	0	1	0	0	7	8	l end	0	6	disp
アドレスングモード	MOV.L Rb,ERd	0	1	0	0	D	1	end	0	ers	14
絶対アドレス	MOV.L Rb,ERd	0	1	0	0	6	B	A	0	ers	10
絶対アドレス	MOV.L Rb,ERd(abs)	0	1	0	0	6	B	8	0	ers	10
絶対アドレス	MOV.L Rb,ERd24	0	1	0	0	B	A	0	ers	0	abs
											12

MOV (MOVE data)

●オペランド形式と実行ステート数

●注意事項

- アドレス<EAd>は必ず偶数になるようにしてください。
- [MOV.L ERs,@-ER7] の機械語はPUSHL ERsと同一です。
- MOV.L ERn,@-ERnを実行すると（実行前のERnの内容-4）が転送されます。

2.2.36 MOVFPE

MOVFPE (MOVe From Peripheral with E clock)				E同期データ転送																			
●オペレーション (EA _s) → Rd E同期				●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—
I	U	I	H	U	N	Z	V	C															
—	—	—	—	↑	↑	0	—	—															
●アセンブリフォーマット MOVFPE @aa:16, Rd				H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0(ゼロ)のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。																			
●オペランドサイズ バイト																							
●説明 <p>16ビット絶対アドレスで指定されるメモリの内容を、Eクロックに同期したタイミングで汎用レジスタRdに転送します。このとき転送するデータを検査し、結果をCCRに反映します。</p> <p>【注】Eクロック出力端子を備えていない製品およびシングルチップモードでは、本命令を使用しないでください。</p>																							
●使用可能な汎用レジスタ Rd: R0L~R7L, R0H~R7H																							
●オペランド形式と実行ステート数																							
アドレッシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット																				
			第1バイト	第2バイト	第3バイト	第4バイト																	
絶対アドレス	MOVFPE	@aa:16,Rd	6	A	4	nd																	
					abs	*																	
●注意事項 <ol style="list-style-type: none"> 本命令では、上記以外のアドレッシングモードおよびワードサイズ/ロングワードサイズのデータは扱えません。 本命令のデータ転送には、9~16ステートを必要とします。ただし、一定ではありません。 <p>詳細は、当該LSIのハードウェアマニュアルを参照してください。</p>																							

2.2.37 MOVTPE

MOVTPE (MOVE To Peripheral with E clock)		E同期データ転送																									
●オペレーション Rs → (EAd) E同期		●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0(ゼロ)のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>								I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—
I	U	I	H	U	N	Z	V	C																			
—	—	—	—	↑	↑	0	—	—																			
●アセンブリフォーマット MOVTPE Rs,@aa:16																											
●オペランドサイズ バイト																											
●説明 <p>汎用レジスタRsの内容(ソースオペランド)を、Eクロックに同期したタイミングで、16ビット絶対アドレスで指定されるデスティネーションのロケーションに転送します。このとき転送するデータを検査し、結果をCCRに反映します。</p> <p>【注】Eクロック出力端子を備えていない製品およびシングルチップモードでは、本命令を使用しないでください。</p>																											
●使用可能な汎用レジスタ Rs: R0L~R7L, R0H~R7H																											
●オペランド形式と実行ステート数																											
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																		
			第1バイト	第2バイト	第3バイト	第4バイト																					
絶対アドレス	MOVTPE	Rs,@aa:16	6	A	C	rs	abs		*																		
●注意事項 <ol style="list-style-type: none"> 本命令では、上記以外のアドレッシングモードおよびワードサイズ/ロングワードサイズのデータは扱えません。 本命令のデータ転送には、9~16ステートを必要とします。ただし、一定ではありません。 <p>詳細は、当該LSIのハードウェアマニュアルを参照してください。</p>																											

2.2.38 (1) MULXS(B)

MULXS (MULTiply eXtend as Signed)				符号付き乗算																									
<p>●オペレーション Rd×Rs→Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>-</td><td>-</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセット され、それ以外のときは "0" にクリアさ れます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>			I	UI	H	U	N	Z	V	C	-	-	-	-	↑	↑	-	-							
I	UI	H	U	N	Z	V	C																						
-	-	-	-	↑	↑	-	-																						
<p>●アセンブリフォーマット MULXS.B Rs, Rd</p>																													
<p>●オペランドサイズ バイト</p>																													
<p>●説明</p> <p>16ビットレジスタRdの内容の下位8ビット(アステイネーションオペランド)と8ビットレジスタRsの内容(ソースオペランド)を符号付き乗算し、結果を16ビットレジスタRdに格納します。Rdを汎用レジスタRとしたとき、RsはRdHまたはRdLを指定することも可能です。</p> <p>演算は、8ビット×8ビット→16ビットで行われます。</p>																													
<table style="margin-left: auto; margin-right: auto; border-collapse: collapse;"> <tr> <td style="text-align: center;">Rd</td> <td style="text-align: center;">Rs</td> <td style="text-align: center;">Rd</td> </tr> <tr> <td style="border: 1px solid black; padding: 2px;">Don't care</td> <td style="border: 1px solid black; padding: 2px;">被乗数</td> <td style="border: 1px solid black; padding: 2px;">積</td> </tr> <tr> <td style="text-align: center;">8ビット</td> <td style="text-align: center;">8ビット</td> <td style="text-align: center;">16ビット</td> </tr> </table>						Rd	Rs	Rd	Don't care	被乗数	積	8ビット	8ビット	16ビット															
Rd	Rs	Rd																											
Don't care	被乗数	積																											
8ビット	8ビット	16ビット																											
<p>●使用可能な汎用レジスタ</p> <p>Rd : R0~R7, E0~E7 Rs : R0L~R7L, R0H~R7H</p>																													
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>MULXS.B</td> <td>Rs,Rd</td> <td>0</td> <td>1</td> <td>C</td> <td>0</td> <td>5</td> <td>0</td> <td>rs</td> <td>rd</td> <td>16</td> </tr> </tbody> </table>						アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	MULXS.B	Rs,Rd	0	1	C	0	5	0	rs	rd	16
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																				
			第1バイト	第2バイト	第3バイト	第4バイト																							
レジスタ直接	MULXS.B	Rs,Rd	0	1	C	0	5	0	rs	rd	16																		
<p>●注意事項</p>																													

2.2.38 (2) MULXS (W)

MULXS (MULTiply eXtend as Signed)		符号付き乗算																									
<p>●オペレーション ERd × Rs → ERd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>	I	U	H	U	N	Z	V	C	—	—	—	—	↑	↑	—	—									
I	U	H	U	N	Z	V	C																				
—	—	—	—	↑	↑	—	—																				
<p>●アセンブラフォーマット MULXS.W Rs, ERd</p>																											
<p>●オペランドサイズ ワード</p>																											
<p>●説明</p> <p>32ビットレジスタERdの内容の下位16ビット(デスティネーションオペランド)と16ビットレジスタRsの内容(ソースオペランド)を符号付き乗算し、結果を32ビットレジスタERdに格納します。RsはEdまたはRdを指定することも可能です。</p> <p>演算は、16ビット×16ビット→32ビットで行われます。</p>																											
<table style="width: 100%; text-align: center;"> <tr> <td style="width: 33%;">ERd</td> <td style="width: 33%;">Rs</td> <td style="width: 33%;">ERd</td> </tr> <tr> <td>Don't care</td> <td>被乗数</td> <td>乗数</td> </tr> <tr> <td>16ビット</td> <td>16ビット</td> <td>32ビット</td> </tr> </table>			ERd	Rs	ERd	Don't care	被乗数	乗数	16ビット	16ビット	32ビット																
ERd	Rs	ERd																									
Don't care	被乗数	乗数																									
16ビット	16ビット	32ビット																									
<p>●使用可能な汎用レジスタ</p> <p>ERd : ER0~ER7 Rs : R0~R7, E0~E7</p>																											
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>MULXS.W</td> <td>Rs,ERd</td> <td>0</td> <td>1</td> <td>C</td> <td>0</td> <td>5</td> <td>2</td> <td>rs</td> <td>0</td> <td>erd</td> <td>24</td> </tr> </tbody> </table>			アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	MULXS.W	Rs,ERd	0	1	C	0	5	2	rs	0	erd	24
アドレッシングモード	ニーモニック	オペランド形式				インストラクションフォーマット					実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																					
レジスタ直接	MULXS.W	Rs,ERd	0	1	C	0	5	2	rs	0	erd	24															
<p>●注意事項</p>																											

2.2.39 (1) MULXU (B)

MULXU (MULTiultiply eXtend as Unsigned)				乗算																					
<p>●オペレーション Rd × Rs → Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table>		I	UI	H	U	N	Z	V	C	—	—	—	—	—	—	—	—				
I	UI	H	U	N	Z	V	C																		
—	—	—	—	—	—	—	—																		
<p>●アセンブラフォーマット MULXU.B Rs Rd</p>				<p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>																					
<p>●オペランドサイズ バイト</p>																									
<p>●説明</p> <p>16ビットレジスタRdの内容の下位8ビット（デスティネーションオペランド）と8ビットレジスタRsの内容（ソースオペランド）を符号なし乗算し、結果を16ビットレジスタRdに格納します。Rdを汎用レジスタRとしたとき、RsはRdHまたはRdLを指定することも可能です。</p> <p>演算は、8ビット×8ビット→16ビットで行われます。</p>																									
<table style="width: 100%; text-align: center;"> <tr> <td style="width: 33%;">Rd</td><td style="width: 33%;">Rs</td><td style="width: 33%;">Rd</td></tr> <tr> <td style="border: 1px solid black; padding: 2px;">Don't care</td><td style="border: 1px solid black; padding: 2px;">被乗数</td><td style="border: 1px solid black; padding: 2px;">積</td></tr> <tr> <td style="text-align: center;">8ビット</td><td style="text-align: center;">8ビット</td><td style="text-align: center;">16ビット</td></tr> </table>						Rd	Rs	Rd	Don't care	被乗数	積	8ビット	8ビット	16ビット											
Rd	Rs	Rd																							
Don't care	被乗数	積																							
8ビット	8ビット	16ビット																							
<p>●使用可能な汎用レジスタ</p> <p>Rd : R0~R7, E0~E7 Rs : R0L~R7L, R0H~R7H</p>																									
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse; text-align: center;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>レジスタ直接</td><td>MULXU.B</td><td>Rs,Rd</td><td>5</td><td>0</td><td>rs</td><td>rd</td><td>14</td></tr> </tbody> </table>						アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	MULXU.B	Rs,Rd	5	0	rs	rd	14
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																			
レジスタ直接	MULXU.B	Rs,Rd	5	0	rs	rd	14																		
<p>●注意事項</p>																									

2.2.39 (2) MULXU (W)

MULXU (MULTIPLY eXtend as Unsigned)		乗算																					
●オペレーション ERd × Rs → ERd	●コンディションコード I UI H U N Z V C - - - - - - - - -	H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。																					
●アセンブラフォーマット MULXU.W Rs, ERd																							
●オペランドサイズ ワード																							
<p>●説明</p> <p>32ビットレジスタERdの内容の下位16ビット（デスティネーションオペランド）と16ビットレジスタRsの内容（ソースオペランド）を符号なし乗算し、結果を32ビットレジスタERdに格納します。RsはEdまたはRdを指定することも可能です。</p> <p>演算は、16ビット×16ビット→32ビットで行われます。</p>																							
<table style="margin-left: auto; margin-right: auto;"> <tr> <td style="text-align: center;">ERd</td> <td style="text-align: center;">Rs</td> <td style="text-align: center;">ERd</td> </tr> <tr> <td style="border: 1px solid black; padding: 2px;">Don't care</td> <td style="border: 1px solid black; padding: 2px;">被乗数</td> <td style="border: 1px solid black; padding: 2px;">積</td> </tr> <tr> <td style="text-align: center;">16ビット</td> <td style="text-align: center;">16ビット</td> <td style="text-align: center;">32ビット</td> </tr> </table>		ERd	Rs	ERd	Don't care	被乗数	積	16ビット	16ビット	32ビット													
ERd	Rs	ERd																					
Don't care	被乗数	積																					
16ビット	16ビット	32ビット																					
<p>●使用可能な汎用レジスタ</p> <p>ERd : ER0~ER7 Rs : R0~R7, E0~E7</p>																							
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>MULXU.W</td> <td>Rs,ERd</td> <td>5</td> <td>2</td> <td>n</td> <td>0</td> <td>erd</td> <td>22</td> </tr> </tbody> </table>		アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	MULXU.W	Rs,ERd	5	2	n	0	erd	22	
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数													
		第1バイト	第2バイト	第3バイト		第4バイト																	
レジスタ直接	MULXU.W	Rs,ERd	5	2	n	0	erd	22															
<p>●注意事項</p>																							

2.2.40 (1) NEG (B)

NEG (NEGATE)	2進符号反転																				
<p>●オペレーション 0-Rd→Rd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↓</td><td>-</td><td>↓</td><td>↑</td><td>↓</td><td>↑</td><td>↓</td> </tr> </table> <p>H : ビット3にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット7にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>	I	U	I	H	U	N	Z	V	C	-	-	↓	-	↓	↑	↓	↑	↓		
I	U	I	H	U	N	Z	V	C													
-	-	↓	-	↓	↑	↓	↑	↓													
<p>●アセンブリフォーマット NEG.B Rd</p>																					
<p>●オペランドサイズ バイト</p>																					
<p>●説明 8ビットレジスタRdの内容(デスティネーションオペランド)の2の補数をとり(H'00から減算し)、結果を8ビットレジスタRdに格納します。ただし、実行前のRdの内容がH'80の場合の結果はH'80となります。</p>																					
<p>●使用可能な汎用レジスタ Rd: R0L~R7L, R0H~R7H</p>																					
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>NEG.B</td> <td>Rd</td> <td>1</td> <td>7</td> <td>8</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	NEG.B	Rd	1	7	8	rd	2	
アドレッシングモード				ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数											
	第1バイト	第2バイト	第3バイト			第4バイト															
レジスタ直接	NEG.B	Rd	1	7	8	rd	2														
<p>●注意事項 オーバフローは、実行前のRdの内容がH'80のとき発生します。</p>																					

2.2.40 (2) NEG (W)

NEG (NEGate)	2進符号反転																				
<p>●オペレーション 0-Rd→Rd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>↑</td><td>—</td><td>↓</td><td>↑</td><td>↓</td><td>↑</td><td>↑</td> </tr> </table> <p>H : ビット11にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット15にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>	I	U	I	H	U	N	Z	V	C	—	—	↑	—	↓	↑	↓	↑	↑		
I	U	I	H	U	N	Z	V	C													
—	—	↑	—	↓	↑	↓	↑	↑													
<p>●アセンブラフォーマット NEG.W Rd</p>																					
<p>●オペランドサイズ ワード</p>																					
<p>●説明</p> <p>16ビットレジスタRdの内容(アステイネーションオペランド)の2の補数をとり(H'0000から減算し)、結果を16ビットレジスタRdに格納します。ただし、実行前のRdの内容がH'8000の場合の結果はH'8000となります。</p>																					
<p>●使用可能な汎用レジスタ Rd: R0~R7, E0~E7</p>																					
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>NEG.W</td> <td>Rd</td> <td>1</td> <td>7</td> <td>9</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>		アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	NEG.W	Rd	1	7	9	rd	2
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数											
		第1バイト	第2バイト	第3バイト		第4バイト															
レジスタ直接	NEG.W	Rd	1	7	9	rd	2														
<p>●注意事項</p> <p>オーバフローは、実行前のRdの内容がH'8000のとき発生します。</p>																					

2.2.40 (3) NEG (L)

NEG (NEGATE)	2進符号反転																				
<p>●オペレーション 0-ERd→ERd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>↑</td><td>—</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table> <p>H : ビット27にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット31にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>	I	U	I	H	U	N	Z	V	C	—	—	↑	—	↑	↑	↑	↑	↑		
I	U	I	H	U	N	Z	V	C													
—	—	↑	—	↑	↑	↑	↑	↑													
<p>●アセンブリフォーマット NEG.L ERd</p>																					
<p>●オペランドサイズ ロングワード</p>																					
<p>●説明</p> <p>32ビットレジスタERdの内容(デスティネーションオペランド)の2の補数をとり(H'00000000から減算し)、結果を32ビットレジスタERdに格納します。ただし、実行前のERdの内容がH'80000000の場合の結果はH'80000000となります。</p>																					
<p>●使用可能な汎用レジスタ ERd: ER0~ER7</p>																					
<p>●オペランド形式と実行ステート数</p>																					
<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>NEG.L</td> <td>ERd</td> <td>1</td> <td>7</td> <td>B 0 erd</td> <td></td> <td>2</td> </tr> </tbody> </table>	アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	NEG.L	ERd	1	7	B 0 erd		2	
アドレスシング モード				ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数											
	第1バイト	第2バイト	第3バイト			第4バイト															
レジスタ直接	NEG.L	ERd	1	7	B 0 erd		2														
<p>●注意事項</p> <p>オーバフローは、実行前のERdの内容がH'80000000のとき発生します。</p>																					

2.2.41 NOP

NOP (No OPeration)				無操作																													
<p>●オペレーション PC+2→PC</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table>								I	U	I	H	U	N	Z	V	C	—	—	—	—	—	—	—	—	—				
I	U	I	H	U	N	Z	V	C																									
—	—	—	—	—	—	—	—	—																									
<p>●アセンブラフォーマット NOP</p>				<p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>																													
<p>●オペランドサイズ —</p>																																	
<p>●説明 PCのインクリメントのみを行い、次の命令に実行が移ります。CPUの内部状態には影響を与えません。</p>																																	
<p>●オペランド形式と実行ステート数</p>				<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th><th rowspan="2">ニーモ ニック</th><th rowspan="2">オペランド 形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行 ステート 数</th></tr> <tr> <th colspan="2">第1バイト</th><th colspan="2">第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>—</td><td>NOP</td><td></td><td>0</td><td>0</td><td>0</td><td>0</td><td>2</td></tr> </tbody> </table>								アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト		第2バイト		第3バイト	第4バイト	—	NOP		0	0	0	0	2
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数																										
			第1バイト		第2バイト			第3バイト	第4バイト																								
—	NOP		0	0	0	0	2																										
<p>●注意事項</p>																																	

2.2.42 (1) NOT (B)

NOT (NOT=logical complement)				論理反転																			
<p>●オペレーション ~Rd→Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—
I	U	I	H	U	N	Z	V	C															
—	—	—	—	↑	↑	0	—	—															
<p>●アセンブラフォーマット NOT.B Rd</p>				<p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセット され、それ以外のときは "0" にクリアさ れます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>																			
<p>●オペランドサイズ バイト</p>																							
<p>●説明 8ビットレジスタRdの内容(デスティネーションオペランド)の1の補数をとり、結果を8ビットレジスタRdに格納します。</p>																							
<p>●使用可能な汎用レジスタ Rd: R0L~R7L, R0H~R7H</p>																							
<p>●オペランド形式と実行ステート数</p>																							
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット																				
			第1バイト	第2バイト	第3バイト	第4バイト																	
レジスタ直接	NOT.B	Rd	1	7	0	rd																	
						2																	
<p>●注意事項</p>																							


2.2.42 (2) NOT (W)

NOT (NOT=logical complement)				論理反転																			
<p>●オペレーション ~Rd→Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—
I	U	I	H	U	N	Z	V	C															
—	—	—	—	↑	↑	0	—	—															
<p>●アセンブラフォーマット NOT.W Rd</p>				<p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセット され、それ以外のときは "0" にクリアさ れます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>																			
<p>●オペランドサイズ ワード</p>																							
<p>●説明 16ビットレジスタRdの内容 (アスティネーションオペランド) の1の補数をとり、結果を16ビット レジスタRdに格納します。</p>																							
<p>●使用可能な汎用レジスタ Rd: R0~R7, E0~E7</p>																							
<p>●オペランド形式と実行ステート数</p>																							
アドレッシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット																				
			第1バイト	第2バイト	第3バイト	第4バイト																	
レジスタ直接	NOT.W	Rd	1	7	1	rd	2																
<p>●注意事項</p>																							

2.2.42 (3) NOT (L)

NOT (NOT=logical complement)	論理反転																					
<p>●オペレーション ~ERd → ERd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—			
I	U	I	H	U	N	Z	V	C														
—	—	—	—	↑	↑	0	—	—														
<p>●アセンブラフォーマット NOT.L ERd</p>																						
<p>●オペランドサイズ ロングワード</p>																						
<p>●説明 32ビットレジスタERdの内容(アスティネーションオペランド)の1の補数をとり、結果を32ビットレジスタERdに格納します。</p>																						
<p>●使用可能な汎用レジスタ ERd : ER0 ~ ER7</p>																						
<p>●オペランド形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td><td>NOT.L</td><td>ERd</td><td>1</td><td>7</td><td>3</td><td>0</td><td>erd</td><td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	NOT.L	ERd	1	7	3	0	erd	2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数												
		第1バイト	第2バイト	第3バイト		第4バイト																
レジスタ直接	NOT.L	ERd	1	7	3	0	erd	2														
<p>●注意事項</p>																						

2.2.43 (1) OR (B)

OR (inclusive OR logical)	論理和																												
<p>●オペレーション RdV (EAs) → Rd</p>	<p>●コンディションコード I UI H U N Z V C </p> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>																												
<p>●アセンブラフォーマット OR.B <EAs>, Rd</p>																													
<p>●オペランドサイズ バイト</p>																													
<p>●説明 8ビットレジスタRdの内容（アスティネーションオペランド）と、ソースオペランドの論理和を取り、結果を8ビットレジスタRdに格納します。</p>																													
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H Rs : R0L～R7L, R0H～R7H</p>																													
<p>●オペランド形式と実行ステート数</p>	<table border="1"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>OR.B</td> <td>#xx:8,Rd</td> <td>C</td> <td>rd</td> <td>IMM</td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ直接</td> <td>OR.B</td> <td>Rs,Rd</td> <td>1</td> <td>4</td> <td>rs</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>	アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	OR.B	#xx:8,Rd	C	rd	IMM		2	レジスタ直接	OR.B	Rs,Rd	1	4	rs	rd	2
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数																			
		第1バイト	第2バイト	第3バイト		第4バイト																							
イミディエイト	OR.B	#xx:8,Rd	C	rd	IMM		2																						
レジスタ直接	OR.B	Rs,Rd	1	4	rs	rd	2																						
<p>●注意事項</p>																													

2.2.43 (2) OR (W)

OR (inclusive OR logical)		論理和																		
<p>●オペレーション Rd \vee (EAs) \rightarrow Rd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td><td>-</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	-	-
I	U	I	H	U	N	Z	V	C												
-	-	-	-	↑	↑	0	-	-												
<p>●アセンブリフォーマット OR.W <EAs>, Rd</p>																				
<p>●オペランドサイズ ワード</p>																				
<p>●説明 16ビットレジスタRdの内容(デスティネーションオペランド)と、ソースオペランドの論理和をとり、結果を16ビットレジスタRdに格納します。</p>																				
<p>●使用可能な汎用レジスタ Rd : R0~R7, E0~E7 Rs : R0~R7, E0~E7</p>																				
<p>●オペランド形式と実行ステート数</p>																				
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数													
			第1バイト	第2バイト	第3バイト	第4バイト														
イミディエイト	OR.W	#xx:16,Rd	7	9	4	rd	IMM	4												
レジスタ直接	OR.W	Rs,Rd	6	4	rs	rd		2												
<p>●注意事項</p>																				

2.2.43 (3) OR (L)

OR (inclusive OR logical)	論理和																																								
<p>●オペレーション ERd \vee (EA_s) → ERd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—																						
I	U	I	H	U	N	Z	V	C																																	
—	—	—	—	↑	↑	0	—	—																																	
<p>●アセンブラフォーマット OR.L <EA_s>, ERd</p>																																									
<p>●オペランドサイズ ロングワード</p>																																									
<p>●説明 32ビットレジスタERdの内容 (デスティネーションオペランド) と、ソースオペランドの論理和をとり、結果を32ビットレジスタERdに格納します。</p>																																									
<p>●使用可能な汎用レジスタ ERd : ER0~ER7 ERs : ER0~ER7</p>																																									
<p>●オペランド形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="6">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> <th>第5バイト</th> <th>第6バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>OR.L</td> <td>#xx:32,ERd</td> <td>7</td> <td>A</td> <td>4</td> <td>0</td> <td>erd</td> <td>IMM</td> <td>6</td> </tr> <tr> <td>レジスタ直接</td> <td>OR.L</td> <td>ERs,ERd</td> <td>0</td> <td>1</td> <td>F</td> <td>0</td> <td>6</td> <td>4</td> <td>0</td> <td>ers</td> <td>0</td> <td>erd</td> <td>4</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	イミディエイト	OR.L	#xx:32,ERd	7	A	4	0	erd	IMM	6	レジスタ直接	OR.L	ERs,ERd	0	1	F	0	6	4	0	ers	0	erd	4
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット						実行ステート数																													
		第1バイト	第2バイト	第3バイト		第4バイト	第5バイト	第6バイト																																	
イミディエイト	OR.L	#xx:32,ERd	7	A	4	0	erd	IMM	6																																
レジスタ直接	OR.L	ERs,ERd	0	1	F	0	6	4	0	ers	0	erd	4																												
<p>●注意事項</p>																																									

2.2.44 ORC

ORC (inclusive OR Control register)	CCRとの論理和																				
●オペレーション CCR V # IMM → CCR	●コンディションコード <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td> </tr> </table> <p>I : 実行結果の対応するビットの値が格納されます。 UI : 実行結果の対応するビットの値が格納されます。 H : 実行結果の対応するビットの値が格納されます。 U : 実行結果の対応するビットの値が格納されます。 N : 実行結果の対応するビットの値が格納されます。 Z : 実行結果の対応するビットの値が格納されます。 V : 実行結果の対応するビットの値が格納されます。 C : 実行結果の対応するビットの値が格納されます。</p>	I	UI	H	U	N	Z	V	C	↓	↓	↓	↓	↓	↓	↓	↓				
I	UI	H	U	N	Z	V	C														
↓	↓	↓	↓	↓	↓	↓	↓														
●アセンブリフォーマット ORC # xx:8 CCR																					
●オペランドサイズ バイト																					
●説明 CCRの内容とイミディエイトデータの論理和をとり、結果をCCRに格納します。 本命令の実行終了時点では、NMIを含めてすべての割込みは受け付けられません。																					
●オペランド形式と実行ステート数 <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>イミディエイト</td><td>ORC</td><td>#xx:8,CCR</td><td>0</td><td>4</td><td>IMM</td><td></td><td>2</td></tr> </tbody> </table>		アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	ORC	#xx:8,CCR	0	4	IMM		2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数											
		第1バイト	第2バイト	第3バイト		第4バイト															
イミディエイト	ORC	#xx:8,CCR	0	4	IMM		2														
●注意事項																					

2.2.45 (1) POP (W)

POP (POP data)			スタックよりデータ復帰																					
<p>●オペレーション @SP+→Rn</p>			<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↓</td><td>0</td><td>-</td><td>-</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↓	0	-	-		
I	U	I	H	U	N	Z	V	C																
-	-	-	-	↑	↓	0	-	-																
<p>●アセンブラフォーマット POP.W Rn</p>			<p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0 (ゼロ) のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>																					
<p>●オペランドサイズ ワード</p>																								
<p>●説明</p> <p>スタックから16ビットレジスタRnへデータを復帰します。このとき復帰するデータを検査し、そ の結果をCCRに反映します。</p>																								
<p>●使用可能な汎用レジスタ Rn : R0~R7, E0~E7</p>																								
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>-</td> <td>POP.W</td> <td>Rn</td> <td>6</td> <td>D</td> <td>7</td> <td>m</td> <td></td> </tr> </tbody> </table>					アドレッシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	-	POP.W	Rn	6	D	7	m	
アドレッシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット					実行 ステート 数																
			第1バイト	第2バイト	第3バイト	第4バイト																		
-	POP.W	Rn	6	D	7	m																		
<p>●注意事項</p> <p>本命令は、MOV.W @SP+, Rnと同一です。</p>																								

2.2.45 (2) POP (L)

POP (POP data)			スタックよりデータ復帰																																									
<p>●オペレーション @SP+→ERn</p>			<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td><td>-</td> </tr> </table>								I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	-	-																
I	U	I	H	U	N	Z	V	C																																				
-	-	-	-	↑	↑	0	-	-																																				
<p>●アセンブラフォーマット POP.L ERn</p>			<p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0 (ゼロ) のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>																																									
<p>●オペランドサイズ ロングワード</p>																																												
<p>●説明</p> <p>スタックから32ビットレジスタERnへデータを復帰します。このとき復帰するデータを検査し、そ の結果をCCRに反映します。</p>																																												
<p>●使用可能な汎用レジスタ ERn : ER0～ER7</p>																																												
<p>●オペランド形式と実行ステート数</p>			<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="8">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>-</td> <td>POP.L</td> <td>ERn</td> <td>0</td><td>1</td> <td>0</td><td>0</td> <td>6</td><td>D</td> <td>7</td><td>0</td> <td>em</td> <td>10</td> </tr> </tbody> </table>									アドレッシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット								実行 ステート 数	第1バイト		第2バイト		第3バイト		第4バイト		-	POP.L	ERn	0	1	0	0	6	D	7	0	em	10
アドレッシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット								実行 ステート 数																																	
			第1バイト		第2バイト		第3バイト		第4バイト																																			
-	POP.L	ERn	0	1	0	0	6	D	7	0	em	10																																
<p>●注意事項</p> <p>本命令は、MOVL @SP+,ERnと同一です。</p>																																												

2.2.46 (1) PUSH (W)

PUSH (PUSH date)	スタックヘデータ退避																				
●オペレーション Rn→@-SP	●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0(ゼロ)のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—		
I	U	I	H	U	N	Z	V	C													
—	—	—	—	↑	↑	0	—	—													
●アセンブラフォーマット PUSH.W Rn																					
●オペランドサイズ ワード																					
●説明 16ビットレジスタRnの内容をスタックに退避します。このとき退避するデータを検査し、その結果をCCRに反映します。																					
●使用可能な汎用レジスタ Rn : R0～R7, E0～E7																					
●オペランド形式と実行ステート数	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>—</td> <td>PUSH.W</td> <td>Rn</td> <td>6</td> <td>D</td> <td>F</td> <td>m</td> <td>6</td> </tr> </tbody> </table>	アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	—	PUSH.W	Rn	6	D	F	m	6
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数											
		第1バイト	第2バイト	第3バイト		第4バイト															
—	PUSH.W	Rn	6	D	F	m	6														
●注意事項	<ol style="list-style-type: none"> 1) 本命令は、MOV.W Rn,@-SPと同一です。 2) PUSH.W R7または、PUSH.W E7を実行すると実効アドレス計算 (ER7-2→ER7実行) 後のR7またはE7がスタックに退避されます。 																				

2.2.46 (2) PUSH (L)

PUSH (PUSH date)			スタックヘデータ退避																														
<ul style="list-style-type: none"> ●オペレーション ERn → @ - SP 			<ul style="list-style-type: none"> ●コンディションコード <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td><td></td><td></td></tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↓</td><td>0</td><td>-</td><td></td><td></td><td></td></tr> </table>									I	U	I	H	U	N	Z	V	C			-	-	-	-	↑	↓	0	-			
I	U	I	H	U	N	Z	V	C																									
-	-	-	-	↑	↓	0	-																										
<ul style="list-style-type: none"> ●アセンブラフォーマット PUSH.L ERn 			<p>H : 実行前の値が保持されます。 N : 転送データが負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 転送データが0(ゼロ)のとき "1" にセッ トされ、それ以外のときは "0" にクリア されます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>																														
<ul style="list-style-type: none"> ●オペランドサイズ ロングワード 																																	
<p>●説明</p> <p>32ビットレジスタERnの内容をスタックに退避します。このとき退避するデータを検査し、その結果をCCRに反映します。</p>																																	
<p>●使用可能な汎用レジスタ</p> <p>ERn : ER0 ~ ER7</p>																																	
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>-</td> <td>PUSH.L</td> <td>ERn</td> <td>0</td> <td>1</td> <td>0</td> <td>6</td> <td>D</td> <td>F</td> <td>0</td> <td>ern</td> </tr> </tbody> </table>											アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	-	PUSH.L	ERn	0	1	0	6	D	F	0	ern
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数																										
			第1バイト	第2バイト	第3バイト	第4バイト																											
-	PUSH.L	ERn	0	1	0	6	D	F	0	ern																							
<p>●注意事項</p> <ol style="list-style-type: none"> 1) 本命令は、MOV.L ERn,@-SPと同一です。 2) PUSH.L ER7を実行すると実効アドレス計算(ER7-4→ER7実行)後のER7がスタックに退避さ れます。 																																	


2.2.47 (1) RRTL (B)

RRTL (ROTRate Left)		ローテート																					
<p>●オペレーション Rd (左ローテート) → Rd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット7の値が格納されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	↑	↑			
I	U	I	H	U	N	Z	V	C															
—	—	—	—	↑	↑	0	↑	↑															
<p>●アセンブラフォーマット RRTL.B Rd</p>																							
<p>●オペランドサイズ バイト</p>																							
<p>●説明</p> <p>8ビットレジスタRdの内容 (デスティネーションオペランド) のビット群を、左方向に1ビットローテート (回転) します。ローテートしてシフトアウトしたビットは、ビット0に戻り、かつキャリフラグに反映されます。</p>																							
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H</p>																							
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>ROTL.B</td> <td>Rd</td> <td>1</td> <td>2</td> <td>8</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>				アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	ROTL.B	Rd	1	2	8	rd	2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																	
レジスタ直接	ROTL.B	Rd	1	2	8	rd	2																
<p>●注意事項</p>																							



2.2.47 (2) RRTL (W)

RRTL (ROTRate Left)		ローテート																		
<p>●オペレーション Rd (左ローテート) → Rd</p>		<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>↑</td><td>0</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット15の値が格納されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	↑	0	↑
I	U	I	H	U	N	Z	V	C												
—	—	—	—	↑	↑	↑	0	↑												
<p>●アセンブラフォーマット RRTL.W Rd</p>																				
<p>●オペランドサイズ ワード</p>																				
<p>●説明 16ビットレジスタRdの内容 (デスティネーションオペランド) のビット群を、左方向に1ビットローテート (回転) します。ローテートしてシフトアウトしたビットは、ビット0に戻り、かつキャリフラグに反映されます。</p>																				
<p>●使用可能な汎用レジスタ Rd : R0~R7, E0~E7</p>																				
<p>●オペランド形式と実行ステート数</p>																				
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数													
レジスタ直接	ROTL.W	Rd	1	2	9	rd	2													
<p>●注意事項</p>																				

2.2.47 (3) ROL (L)

ROL (ROTate Left)	ローテート																					
<p>●オペレーション ERd (左ローテート) → ERd</p>	<p>●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>-</td><td>-</td> </tr> </table> </p> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット31の値が格納されます。</p>	I	U	I	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	-	-			
I	U	I	H	U	N	Z	V	C														
-	-	-	-	↑	↑	0	-	-														
<p>●アセンブラフォーマット ROTL.L ERd</p>																						
<p>●オペランドサイズ ロングワード</p>																						
<p>●説明 32ビットレジスタERdの内容(アスティネーションオペランド)のビット群を、左方向に1ビットローテート(回転)します。ローテートしてシフトアウトしたビットは、ビット0に戻り、かつキャリフラグに反映されます。</p> 																						
<p>●使用可能な汎用レジスタ ERd : ER0~ER7</p>																						
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>ROTL.L</td> <td>ERd</td> <td>1</td> <td>2</td> <td>B</td> <td>0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>		アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	ROTL.L	ERd	1	2	B	0	erd	2
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数												
		第1バイト	第2バイト	第3バイト		第4バイト																
レジスタ直接	ROTL.L	ERd	1	2	B	0	erd	2														
<p>●注意事項</p>																						


2.2.48 (1) ROTR (B)

ROTR (ROTate Right)	ローテート																				
<p>●オペレーション Rd (右ローテート) → Rd</p>	<p>●コンディションコード I U1 H U N Z V C  </p> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>																				
<p>●アセンブリフォーマット ROTR.B Rd</p>																					
<p>●オペランドサイズ バイト</p>																					
<p>●説明 8ビットレジスタRdの内容（デスティネーションオペランド）のビット群を、右方向に1ビットローテート（回転）します。ローテートしてシフトアウトしたビットは、ビット7に戻り、かつキャリフラグに反映されます。</p>																					
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H</p>																					
<p>●オペランド形式と実行ステート数</p>	<table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>ROTR.B</td> <td>Rd</td> <td>1</td> <td>3</td> <td>8</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	ROTR.B	Rd	1	3	8	rd	2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数											
		第1バイト	第2バイト	第3バイト		第4バイト															
レジスタ直接	ROTR.B	Rd	1	3	8	rd	2														
<p>●注意事項</p>																					

2.2.48 (2) ROTR (W)

ROTR (ROTate Right)	ローテート																												
<p>●オペレーション Rd (右ローテート) → Rd</p>	<p>●コンディションコード I U H U N Z V C</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>	—	—	—	—	↑	↑	0	↑																				
—	—	—	—	↑	↑	0	↑																						
<p>●アセンブラフォーマット ROTR.W Rd</p>																													
<p>●オペランドサイズ ワード</p>																													
<p>●説明</p> <p>16ビットレジスタRdの内容（アステイネーションオペランド）のビット群を、右方向に1ビットローテート（回転）します。ローテートしてシフトアウトしたビットは、ビット15に戻り、かつキャリフラグに反映されます。</p>																													
<p>●使用可能な汎用レジスタ Rd: R0~R7, E0~E7</p>																													
<p>●オペランド形式と実行ステート数</p>																													
<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレス</th> <th rowspan="2">モード</th> <th rowspan="2">ニーモ</th> <th rowspan="2">ニック</th> <th rowspan="2">オペランド</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行</th> </tr> <tr> <th colspan="2">第1バイト</th> <th colspan="2">第2バイト</th> <th colspan="2">第3バイト</th> <th colspan="2">第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>ROTR.W</td> <td>Rd</td> <td></td> <td>1</td> <td>3</td> <td>9</td> <td>rd</td> <td></td> <td></td> <td>2</td> </tr> </tbody> </table>	アドレス	モード	ニーモ	ニック	オペランド	インストラクションフォーマット				実行	第1バイト		第2バイト		第3バイト		第4バイト		レジスタ直接	ROTR.W	Rd		1	3	9	rd			2
アドレス						モード	ニーモ	ニック	オペランド		インストラクションフォーマット				実行														
	第1バイト		第2バイト		第3バイト					第4バイト																			
レジスタ直接	ROTR.W	Rd		1	3	9	rd			2																			
<p>●注意事項</p>																													


2.2.48 (3) ROTR (L)

ROTR (ROTate Right)				ローテート																						
<p>●オペレーション ERd (右ローテート) → ERd</p>				<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td><td>↑</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	↑	↑			
I	U	I	H	U	N	Z	V	C																		
—	—	—	—	↑	↑	0	↑	↑																		
<p>●アセンブラフォーマット ROTR.L ERd</p>				<p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>																						
<p>●オペランドサイズ ロングワード</p>																										
<p>●説明</p> <p>32ビットレジスタERdの内容（デスティネーションオペランド）のビット群を、右方向に1ビットローテート（回転）します。ローテートしてシフトアウトしたビットは、ビット31に戻り、かつキャリフラグに反映されます。</p>																										
																										
<p>●使用可能な汎用レジスタ ERd : ER0～ER7</p>																										
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直達</td> <td>ROTR.L</td> <td>ERd</td> <td>1</td> <td>3</td> <td>B</td> <td>0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>						アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直達	ROTR.L	ERd	1	3	B	0	erd	2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																	
			第1バイト	第2バイト	第3バイト	第4バイト																				
レジスタ直達	ROTR.L	ERd	1	3	B	0	erd	2																		
<p>●注意事項</p>																										


2.2.49 (1) ROTXL (B)

ROTXL (ROTate with eXtend carry Left)				キャリ付ローテート																			
<p>●オペレーション Rd (キャリ付左ローテート) → Rd</p>				<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td><td>↑</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	↑	↑
I	U	I	H	U	N	Z	V	C															
—	—	—	—	↑	↑	0	↑	↑															
<p>●アセンブラフォーマット ROTXL.B Rd</p>				<p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット7の値が格納されます。</p>																			
<p>●オペランドサイズ バイト</p>																							
<p>●説明</p> <p>8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて左方向に1ビットローテート(回転)します。ビット0にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに格納されます。</p>																							
<p>●使用可能な汎用レジスタ Rd: R0L~R7L, R0H~R7H</p>																							
<p>●オペランド形式と実行ステート数</p>																							
アドレスリングモード	ニーモニック	オペランド形式	インストラクションフォーマット																				
			第1バイト	第2バイト	第3バイト	第4バイト																	
レジスタ直接	ROTXL.B	Rd	1	2	0	rd	2																
<p>●注意事項</p>																							

2.2.49 (2) ROTXL (W)

ROTXL (ROTate with eXtend carry Left)	キャリ付ローテート																									
<p>●オペレーション Rd (キャリ付左ローテート) → Rd</p>	<p>●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>↑</td><td>0</td> </tr> </table> </p> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット15の値が格納されます。</p>	I	UI	H	U	N	Z	V	C	—	—	—	—	↑	↑	↑	0									
I	UI	H	U	N	Z	V	C																			
—	—	—	—	↑	↑	↑	0																			
<p>●アセンブリフォーマット ROTXL.W Rd</p>																										
<p>●オペラントサイズ ワード</p>																										
<p>●説明 16ビットレジスタRdの内容 (アスティネーションオペラント) のビット群を、キャリフラグを含めて左方向に1ビットローテート (回転) します。ビット0にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに格納されます。</p>																										
<p>●使用可能な汎用レジスタ Rd : R0～R7, E0～E7</p>																										
<p>●オペラント形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレス</th> <th rowspan="2">モード</th> <th rowspan="2">ニーモ</th> <th rowspan="2">ニック</th> <th rowspan="2">オペラント</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行</th> </tr> <tr> <th>形式</th> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td></td> <td>ROTXL.W</td> <td></td> <td>Rd</td> <td>1</td> <td>2</td> <td>1</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>	アドレス	モード	ニーモ	ニック	オペラント	インストラクションフォーマット				実行	形式	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接		ROTXL.W		Rd	1	2	1	rd	2
アドレス	モード						ニーモ	ニック	オペラント	インストラクションフォーマット				実行												
		形式	第1バイト	第2バイト	第3バイト	第4バイト																				
レジスタ直接		ROTXL.W		Rd	1	2	1	rd	2																	
<p>●注意事項</p>																										

2.2.49 (3) ROTXL (L)

ROTXL (ROTate with eXtend carry Left)	キャリ付ローテート																			
<p>●オペレーション ERd (キャリ付左ローテート) → ERd</p>	<p>●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td><td>↑</td> </tr> </table> </p> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット31の値が格納されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	↑	↑	
I	U	I	H	U	N	Z	V	C												
—	—	—	—	↑	↑	0	↑	↑												
<p>●アセンブラフォーマット ROTXLL ERd</p>																				
<p>●オペランドサイズ ロングワード</p>																				
<p>●説明 32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて左方向に1ビットローテート(回転)します。ビット0にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに格納されます。</p> 																				
<p>●使用可能な汎用レジスタ ERd : ER0～ER7</p>																				
<p>●オペランド形式と実行ステート数</p>																				
<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>ROTXLL</td> <td>ERd</td> <td>1</td> <td>2</td> <td>3 0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>	アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	ROTXLL	ERd	1	2	3 0	erd	2
アドレスシング モード				ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数										
	第1バイト	第2バイト	第3バイト			第4バイト														
レジスタ直接	ROTXLL	ERd	1	2	3 0	erd	2													
<p>●注意事項</p>																				

2.2.50 (1) ROTXR (B)

ROTR (ROTate with eXtend carry Right)				キャリ付ローテート																					
<p>●オペレーション Rd (キャリ付右ローテート) → Rd</p>				<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	↑	↑		
I	U	I	H	U	N	Z	V	C																	
—	—	—	—	↑	↑	0	↑	↑																	
<p>●アセンブリフォーマット ROTR.B Rd</p>																									
<p>●オペランドサイズ バイト</p>																									
<p>●説明</p> <p>8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、キャリフラグを含めて右方向に1ビットローテート(回転)します。ビット7にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに格納されます。</p>																									
<p>●使用可能な汎用レジスタ Rd : R0L~R7L, R0H~R7H</p>																									
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>ROTR.B</td> <td>Rd</td> <td>1</td> <td>3</td> <td>0</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>						アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	ROTR.B	Rd	1	3	0	rd	2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																			
レジスタ直接	ROTR.B	Rd	1	3	0	rd	2																		
<p>●注意事項</p>																									

2.2.50 (2) ROTXR (W)

ROTR (ROTate with eXtend carry Right)				キャリ付ローテート																					
<p>●オペレーション Rd (キャリ付右ローテート) → Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>			I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	↑	↑	
I	U	I	H	U	N	Z	V	C																	
—	—	—	—	↑	↑	0	↑	↑																	
<p>●アセンブリフォーマット ROTR.W Rd</p>																									
<p>●オペランドサイズ ワード</p>																									
<p>●説明</p> <p>16ビットレジスタRdの内容(アスティネーションオペランド)のビット群を、キャリフラグを含めて右方向に1ビットローテート(回転)します。ビット15にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに格納されます。</p>																									
<p>●使用可能な汎用レジスタ Rd: R0~R7, E0~E7</p>																									
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスリングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>ROTR.W</td> <td>Rd</td> <td>1</td> <td>3</td> <td>1</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>						アドレスリングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	ROTR.W	Rd	1	3	1	rd	2
アドレスリングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																			
レジスタ直接	ROTR.W	Rd	1	3	1	rd	2																		
<p>●注意事項</p>																									



2.2.50 (3) ROTXR (L)

ROTR (ROTate with eXtend carry Right)			キャリ付ローテート																					
<p>●オペレーション ERd (キャリ付右ローテート) → ERd</p>			<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>		I	U	I	H	U	N	Z	V	C	—	—	—	—	—	↑	↑	0	↑		
I	U	I	H	U	N	Z	V	C																
—	—	—	—	—	↑	↑	0	↑																
<p>●アセンブリフォーマット ROTR.L ERd</p>																								
<p>●オペランドサイズ ロングワード</p>																								
<p>●説明</p> <p>32ビットレジスタERdの内容 (デスティネーションオペランド) のビット群を、キャリフラグを含めて右方向に1ビットローテート (回転) します。ビット31にはキャリフラグの値が入り、ローテートしてシフトアウトしたビットはキャリフラグに格納されます。</p>																								
<p>●使用可能な汎用レジスタ ERd : ER0～ER7</p>																								
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>ROTR.L</td> <td>ERd</td> <td>1</td> <td>3</td> <td>3 0 erd</td> <td></td> <td>2</td> </tr> </tbody> </table>					アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	ROTR.L	ERd	1	3	3 0 erd		2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット					実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																		
レジスタ直接	ROTR.L	ERd	1	3	3 0 erd		2																	
<p>●注意事項</p>																								

2.2.51 RTE

RTE (ReTurn from Exception)		例外処理からのリターン																		
●オペレーション @SP+→CCR @SP+→PC	●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"><tr><td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td></tr><tr><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td></tr></table>	I	U	I	H	U	N	Z	V	C	↑	↑	↑	↑	↑	↑	↑	↑	↑	I : スタックの内容の対応するビットの値が格納されます。 UI : スタックの内容の対応するビットの値が格納されます。 H : スタックの内容の対応するビットの値が格納されます。 U : スタックの内容の対応するビットの値が格納されます。 N : スタックの内容の対応するビットの値が格納されます。 Z : スタックの内容の対応するビットの値が格納されます。 V : スタックの内容の対応するビットの値が格納されます。 C : スタックの内容の対応するビットの値が格納されます。
I	U	I	H	U	N	Z	V	C												
↑	↑	↑	↑	↑	↑	↑	↑	↑												
●アセンブリフォーマット RTE																				
●オペランドサイズ —																				
●説明 例外処理ルーチンから復帰します。スタックからCCRとPCを復帰し、復帰したPCが示すアドレスから処理を行います。本命令を実行する直前のCCRおよびPCの内容は失われます。																				
●オペランド形式と実行ステート数																				
アドレッシングモード ニーモニック —	オペランド形式 RTE	インストラクションフォーマット 第1バイト 5 第2バイト 6 第3バイト 7 第4バイト 0 実行ステート数 10																		
●注意事項 ノーマルモードとアドバンストモードでは、スタックの構造が異なりますので注意してください。																				
<p>ノーマルモード</p>		<p>アドバンストモード</p>																		

2.2.52 RTS

RTS (ReTurn from Subroutine)		サブルーチンリターン																				
●オペレーション @SP+→PC	●コンディションコード I U1 H U N Z V C — — — — — — — —	H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。																				
●アセンブリフォーマット RTS																						
●オペランドサイズ —																						
●説明		サブルーチンから復帰します。スタックからPCを復帰し、復帰したPCが示すアドレスから処理を行います。本命令を実行する直前のPCの内容は失われます。																				
●オペランド形式と実行ステート数		<table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>—</td><td>RTS</td><td></td><td>5</td><td>4</td><td>7</td><td>0</td><td>ノーマルモード 8 10</td></tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	—	RTS		5	4	7	0	ノーマルモード 8 10
アドレッシングモード	ニーモニック	オペランド形式				インストラクションフォーマット					実行ステート数											
			第1バイト	第2バイト	第3バイト	第4バイト																
—	RTS		5	4	7	0	ノーマルモード 8 10															
●注意事項		ノーマルモードとアドバンストモードでは、スタックの構造および実行ステート数が異なりますので注意してください。 ノーマルモードのとき復帰されるPCの内容は下位16ビットのみです。																				
 <p>ノーマルモード</p>		 <p>アドバンストモード</p>																				


2.2.53 (1) SHAL (B)

SHAL (Shift Arithmetic Left)		算術シフト																	
<p>●オペレーション Rd (左算術シフト) → Rd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。 C : 実行前のビット7の値が格納されます。</p>		I	UI	H	U	N	Z	V	C	—	—	—	—	↑	↑	↑	↑
I	UI	H	U	N	Z	V	C												
—	—	—	—	↑	↑	↑	↑												
<p>●アセンブリフォーマット SHAL.B Rd</p>																			
<p>●オペランドサイズ バイト</p>																			
<p>●説明</p> <p>8ビットレジスタRdの内容（デスティネーションオペランド）のビット群を、左方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には"0"が格納されます。</p>																			
<p>●使用可能な汎用レジスタ Rd : R0L~R7L, R0H~R7H</p>																			
<p>●オペランド形式と実行ステート数</p>																			
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数												
			第1バイト	第2バイト	第3バイト	第4バイト													
レジスタ直接	SHAL.B	Rd	1	0	8	rd	2												
<p>●注意事項</p> <p>本命令とSHLL命令とでは、オーバフローフラグの動作が異なります。</p>																			

2.2.53 (2) SHAL (W)

SHAL (SHift Arithmetic Left)		算術シフト																					
<p>●オペレーション Rd (左算術シフト) → Rd</p> <p>●アセンブラフォーマット SHAL.W Rd</p> <p>●オペランドサイズ ワード</p>	<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。 C : 実行前のビット15の値が格納されます。</p>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	↑	↑	↑			
I	U	I	H	U	N	Z	V	C															
—	—	—	—	↑	↑	↑	↑	↑															
<p>●説明</p> <p>16ビットレジスタRdの内容(アスティネーションオペランド)のビット群を、左方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には"0"が格納されます。</p>																							
<p>●使用可能な汎用レジスタ Rd : R0~R7, E0~E7</p>																							
<p>●オペランド形式と実行ステート数</p> <table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td><td>SHAL.W</td><td>Rd</td><td>1</td><td>0</td><td>9</td><td>rd</td><td>2</td> </tr> </tbody> </table>				アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SHAL.W	Rd	1	0	9	rd	2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																	
レジスタ直接	SHAL.W	Rd	1	0	9	rd	2																
<p>●注意事項 本命令とSHLL命令とでは、オーバフローフラグの動作が異なります。</p>																							

2.2.53 (3) SHAL (L)

SHAL (SHift Arithmetic Left)	算術シフト																					
<p>●オペレーション ERd (左算術シフト) → ERd</p>	<p>●コンディションコード I UI H U N Z V C  </p> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。 C : 実行前のビット31の値が格納されます。</p>																					
<p>●アセンブリフォーマット SHALL ERd</p>																						
<p>●オペランドサイズ ロングワード</p>																						
<p>●説明 32ビットレジスタERdの内容（アスティネーションオペランド）のビット群を、左方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には "0" が格納されます。</p> 																						
<p>●使用可能な汎用レジスタ ERd : ER0～ER7</p>																						
<p>●オペランド形式と実行ステート数</p> <table border="1"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SHALL</td> <td>ERd</td> <td>1</td> <td>0</td> <td>B</td> <td>0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>		アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SHALL	ERd	1	0	B	0	erd	2
アドレスシング モード	ニーモ ニック				オペランド 形式	インストラクションフォーマット				実行 ステート 数												
		第1バイト	第2バイト	第3バイト		第4バイト																
レジスタ直接	SHALL	ERd	1	0	B	0	erd	2														
<p>●注意事項 本命令とSHLL命令とでは、オーバフローフラグの動作が異なります。</p>																						


2.2.54 (1) SHAR (B)

SHAR (SHift Arithmetic Right)				算術シフト																					
<p>●オペレーション Rd (右算術シフト) → Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td><td>↑</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	↑	↑		
I	U	I	H	U	N	Z	V	C																	
—	—	—	—	↑	↑	0	↑	↑																	
<p>●アセンブラフォーマット SHAR.B Rd</p>				<p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセット され、それ以外のときは "0" にクリアさ れます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納され ます。</p>																					
<p>●オペランドサイズ バイト</p>																									
<p>●説明</p> <p>8ビットレジスタRdの内容（デスティネーションオペランド）のビット群を、右方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット7にはシフト処理前のビット7がセットされます。ビット7は変化しないので、符号変化は起こりません。</p>																									
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H</p>																									
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SHAR.B</td> <td>Rd</td> <td>1</td> <td>1</td> <td>8</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>						アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SHAR.B	Rd	1	1	8	rd	2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																			
レジスタ直接	SHAR.B	Rd	1	1	8	rd	2																		
<p>●注意事項</p>																									

2.2.54 (2) SHAR (W)

SHAR (SHift Arithmetic Right)		算術シフト																					
<p>●オペレーション Rd (右算術シフト) → Rd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td><td></td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	↑			
I	U	I	H	U	N	Z	V	C															
—	—	—	—	↑	↑	0	↑																
<p>●アセンブラフォーマット SHAR.W Rd</p>																							
<p>●オペランドサイズ ワード</p>																							
<p>●説明</p> <p>16ビットレジスタRdの内容（アスティネーションオペランド）のビット群を、右方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット15にはシフト処理前のビット15が格納されます。ビット15は変化しないので、符号変化は起こりません。</p>																							
<p>●使用可能な汎用レジスタ Rd: R0~R7, E0~E7</p>																							
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SHAR.W</td> <td>Rd</td> <td>1</td> <td>1</td> <td>9</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>				アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SHAR.W	Rd	1	1	9	rd	2
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数																
			第1バイト	第2バイト	第3バイト	第4バイト																	
レジスタ直接	SHAR.W	Rd	1	1	9	rd	2																
<p>●注意事項</p>																							


2.2.54 (3) SHAR (L)

SHAR (SHift Arithmetic Right)	算術シフト																						
<p>●オペレーション ERd (右算術シフト) → ERd</p>	<p>●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>↑</td><td>0</td><td>↑</td> </tr> </table> </p> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	↑	0	↑				
I	U	I	H	U	N	Z	V	C															
—	—	—	—	↑	↑	↑	0	↑															
<p>●アセンブラフォーマット SHAR.L ERd</p>																							
<p>●オペランドサイズ ロングワード</p>																							
<p>●説明 32ビットレジスタERdの内容(デスティネーションオペランド)のビット群を、右方向へ算術的に1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット31にはシフト処理前のビット31が格納されます。ビット31は変化しないので符号変化は起こりません。</p> 																							
<p>●使用可能な汎用レジスタ ERd : ER0~ER7</p>																							
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレス</th> <th rowspan="2">モード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SHAR.L</td> <td>ERd</td> <td>1 1 B 0 erd</td> <td></td> <td></td> <td></td> <td></td> <td>2</td> </tr> </tbody> </table>		アドレス	モード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SHAR.L	ERd	1 1 B 0 erd					2
アドレス	モード					ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数											
		第1バイト	第2バイト	第3バイト	第4バイト																		
レジスタ直接	SHAR.L	ERd	1 1 B 0 erd					2															
<p>●注意事項</p>																							

2.2.55 (1) SHLL (B)

SHLL (SHift Logical Left)		論理シフト																			
<p>●オペレーション Rd (左論理シフト) → Rd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>↑</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット7の値が格納されます。</p>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	↑	↑
I	U	I	H	U	N	Z	V	C													
—	—	—	—	↑	↑	0	↑	↑													
<p>●アセンブリフォーマット SHLL.B Rd</p>																					
<p>●オペランドサイズ バイト</p>																					
<p>●説明</p> <p>8ビットレジスタRdの内容(デスティネーションオペランド)のビット群を、左方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には"0"が格納されます。</p>																					
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H</p>																					
<p>●オペランド形式と実行ステート数</p>																					
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数														
			第1バイト	第2バイト	第3バイト	第4バイト															
レジスタ直接	SHLL.B	Rd	1	0	0	rd	-	2													
<p>●注意事項</p> <p>本命令とSHAL命令とでは、オーバフローフラグの動作が異なります。</p>																					


2.2.55 (2) SHLL (W)

SHLL (SHift Logical Left)	論理シフト																				
<p>●オペレーション Rd (左論理シフト) → Rd</p>	<p>●コンディションコード I U I H U N Z V C ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ┌─┐ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓ ↓</p> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット15の値が格納されます。</p>																				
<p>●アセンブリフォーマット SHLL.W Rd</p>																					
<p>●オペランドサイズ ワード</p>																					
<p>●説明 16ビットレジスタRdの内容 (アスティネーションオペランド) のビット群を、左方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には "0" が格納されます。</p> 																					
<p>●使用可能な汎用レジスタ Rd : R0~R7, E0~E7</p>																					
<p>●オペランド形式と実行ステート数</p> <table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SHLL.W</td> <td>Rd</td> <td>1</td> <td>0</td> <td>1</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>		アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SHLL.W	Rd	1	0	1	rd	2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数											
		第1バイト	第2バイト	第3バイト		第4バイト															
レジスタ直接	SHLL.W	Rd	1	0	1	rd	2														
<p>●注意事項 本命令とSHAL命令とでは、オーバフローフラグの動作が異なります。</p>																					


2.2.55 (3) SHLL (L)

SHLL (Shift Logical Left)		論理シフト																						
<p>●オペレーション ERd (左論理シフト) → ERd</p>		<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>↑</td><td>↑</td><td>0</td><td>↑</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット31の値が格納されます。</p>	I	UI	H	U	N	Z	V	C	-	-	-	-	↑	↑	0	↑						
I	UI	H	U	N	Z	V	C																	
-	-	-	-	↑	↑	0	↑																	
<p>●アセンブラフォーマット SHLL.L ERd</p>																								
<p>●オペランドサイズ ロングワード</p>																								
<p>●説明</p> <p>32ビットレジスタERdの内容 (デスティネーションオペランド) のビット群を、左方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット0には "0" が格納されます。</p>																								
<p>●使用可能な汎用レジスタ ERd : ER0～ER7</p>																								
<p>●オペランド形式と実行ステート数</p> <table border="1"> <thead> <tr> <th rowspan="2">アドレスシング モード</th><th rowspan="2">ニーモ ニック</th><th rowspan="2">オペランド 形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td><td>SHLL.L</td><td>ERd</td><td>1</td><td>0</td><td>3</td><td>0</td><td>erd</td><td>2</td> </tr> </tbody> </table>				アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SHLL.L	ERd	1	0	3	0	erd	2
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数																	
			第1バイト	第2バイト	第3バイト	第4バイト																		
レジスタ直接	SHLL.L	ERd	1	0	3	0	erd	2																
<p>●注意事項 本命令とSHAL命令とでは、オーバフローフラグの動作が異なります。</p>																								

2.2.56 (1) SHLR (B)

SHLR (SHift Logical Right)	論理シフト																				
<p>●オペレーション Rd (右論理シフト) → Rd</p>	<p>●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>0</td><td>↑</td><td>0</td><td>↑</td><td>↑</td> </tr> </table> </p> <p>H : 実行前の値が保持されます。 N : 常に "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	0	↑	0	↑	↑		
I	U	I	H	U	N	Z	V	C													
—	—	—	—	0	↑	0	↑	↑													
<p>●アセンブリフォーマット SHLR.B Rd</p>																					
<p>●オペランドサイズ バイト</p>																					
<p>●説明 8ビットレジスタRdの内容 (デスティネーションオペランド) のビット群を、右方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット7には "0" が格納されます。</p> 																					
<p>●使用可能な汎用レジスタ Rd: R0L～R7L, R0H～R7H</p>																					
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SHLR.B</td> <td>Rd</td> <td>1</td> <td>1</td> <td>0</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>		アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SHLR.B	Rd	1	1	0	rd	2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数											
		第1バイト	第2バイト	第3バイト		第4バイト															
レジスタ直接	SHLR.B	Rd	1	1	0	rd	2														
<p>●注意事項</p>																					

2.2.56 (2) SHLR (W)

SHLR (SHift Logical Right)		論理シフト																					
<p>●オペレーション Rd (右論理シフト) → Rd</p>		<p>●コンディションコード <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>0</td><td>↑</td><td>0</td><td>↑</td> </tr> </table> </p> <p>H : 実行前の値が保持されます。 N : 常に "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>		I	UI	H	U	N	Z	V	C	—	—	—	—	0	↑	0	↑				
I	UI	H	U	N	Z	V	C																
—	—	—	—	0	↑	0	↑																
<p>●アセンブラフォーマット SHLR.W Rd</p>																							
<p>●オペランドサイズ ワード</p>																							
<p>●説明</p> <p>16ビットレジスタRdの内容（アスティネーションオペランド）のビット群を、右方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット15には "0" が格納されます。</p> 																							
<p>●使用可能な汎用レジスタ Rd: R0~R7, E0~E7</p>																							
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SHLR.W</td> <td>Rd</td> <td>1</td> <td>1</td> <td>1</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>				アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SHLR.W	Rd	1	1	1	rd	2
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数																
			第1バイト	第2バイト	第3バイト	第4バイト																	
レジスタ直接	SHLR.W	Rd	1	1	1	rd	2																
<p>●注意事項</p>																							

2.2.56 (3) SHLR (L)

SHLR (SHift Logical Right)		論理シフト																					
<p>●オペレーション ERd (右論理シフト) → ERd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>0</td><td>↑</td><td>0</td><td>↑</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 常に "0" にクリアされます。 Z : 実行結果が0 (ゼロ) のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前のビット0の値が格納されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	0	↑	0	↑	—			
I	U	I	H	U	N	Z	V	C															
—	—	—	—	0	↑	0	↑	—															
<p>●アセンブリフォーマット SHLR.L ERd</p>																							
<p>●オペランドサイズ ロングワード</p>																							
<p>●説明</p> <p>32ビットレジスタERdの内容 (デスティネーションオペランド) のビット群を、右方向へ1ビットシフトします。シフトアウトしたビットはキャリフラグに格納され、ビット31には "0" が格納されます。</p>																							
<p>●使用可能な汎用レジスタ ERd : ER0～ER7</p>																							
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th> <th rowspan="2">ニーモ ニック</th> <th rowspan="2">オペランド 形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行 ステート 数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SHLR.L</td> <td>ERd</td> <td>1</td> <td>1</td> <td>3</td> <td>0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>			アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SHLR.L	ERd	1	1	3	0	erd	2
アドレスシング モード	ニーモ ニック	オペランド 形式				インストラクションフォーマット					実行 ステート 数												
			第1バイト	第2バイト	第3バイト	第4バイト																	
レジスタ直接	SHLR.L	ERd	1	1	3	0	erd	2															
<p>●注意事項</p>																							

2.2.57 SLEEP

SLEEP (SLEEP)	低消費電力状態命令																				
<p>●オペレーション プログラム実行状態→低消費電力状態</p>	<p>●コンディションコード I U1 H U N Z V C </p> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>																				
<p>●アセンブラフォーマット SLEEP</p>																					
<p>●オペランドサイズ —</p>																					
<p>●説明 SLEEP命令を実行すると、CPUは低消費電力状態になります。低消費電力状態では、CPUの内部状態は保持され、命令の実行を停止し、例外処理要求の発生を待ち続けます。例外処理要求が発生すると、低消費電力状態は解除され、CPUは例外処理を開始します。このときNMI以外の割込み要求では、CPU側で割込みがマスクされている場合、低消費電力状態は解除されません。</p>																					
<p>●使用可能な汎用レジスタ —</p>																					
<p>●オペランド形式と実行ステート数</p>	<table border="1"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>—</td> <td>SLEEP</td> <td>0 1</td> <td>8 0</td> <td></td> <td></td> <td></td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	—	SLEEP	0 1	8 0				2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数											
		第1バイト	第2バイト	第3バイト		第4バイト															
—	SLEEP	0 1	8 0				2														
<p>●注意事項 低消費電力状態については、当該LSIのハードウェアマニュアルを参照してください。</p>																					

2.2.58 (1) STC(B)

STC (STore from Control register)				CCR転送																	
<p>●オペレーション CCR→Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table>		I	U	H	U	N	Z	V	C	—	—	—	—	—	—	—	—
I	U	H	U	N	Z	V	C														
—	—	—	—	—	—	—	—														
<p>●アセンブラフォーマット STC.B CCR, Rd</p>				<p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>																	
<p>●オペランドサイズ バイト</p>																					
<p>●説明 CCRの内容を8ビットレジスタRdに転送します。</p>																					
<p>●使用可能な汎用レジスタ Rd : R0L～R7L, R0H～R7H</p>																					
<p>●オペランド形式と実行ステート数</p>																					
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット																		
			第1バイト	第2バイト	第3バイト	第4バイト															
レジスタ直接	STC.B	CCR,Rd	0	2	0	rd															
<p>●注意事項</p>																					

2.2.58 (2) STC(W)

STC (STore from Control register)	CCR転送																		
<p>●オペレーション CCR→(EAd)</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行前の値が保持されます。 Z : 実行前の値が保持されます。 V : 実行前の値が保持されます。 C : 実行前の値が保持されます。</p>	I	U	I	H	U	N	Z	V	C	—	—	—	—	—	—	—	—	—
I	U	I	H	U	N	Z	V	C											
—	—	—	—	—	—	—	—	—											
<p>●アセンブラフォーマット STC.W CCR, <EAd></p>																			
<p>●オペランドサイズ ワード</p>																			
<p>●説明 CCRの内容をアスティネーションのロケーションに転送します。CCRはバイトサイズですが転送はワードサイズで行われ、偶数アドレスにCCRの内容が格納されます。</p>																			
<p>●使用可能な汎用レジスタ ERd : ER0～ER7</p>																			

2.2.58 (2) STC(W)

STC (STore from Control register)		CCR転送	
●オペランド形式と実行ステート数			
アドレスングモード	ニーモ	オペランド形式	第1バイト 第2バイト 第3バイト 第4バイト 第5バイト 第6バイト 第7バイト 第8バイト 第9バイト 第10バイト 実行ステート数
レジスタ間接	STC.W	CCR@R4	0 1 4 0 6 9 1 end 0
ディスプレースメント+レジスタ間接	STC.W	CCR@R16#0	0 1 4 0 6 F 1 end 0 disp
ポストディシントレジスタ間接	STC.W	CCR@R16#0	0 1 4 0 7 8 0 end 0 6 B A 0 0 0 disp
絶対アドレス	STC.W	CCR@#24	0 1 4 0 6 B 8 0 abs 0 0 0 abs
			10

2.2.59 (1) SUB (B)

SUB (SUBtract binary)	2進減算																				
<p>●オペレーション Rd-Rs→Rd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table> <p>H : ビット3にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット7にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>	I	UI	H	U	N	Z	V	C	-	-	↑	-	↑	↑	↑	↑				
I	UI	H	U	N	Z	V	C														
-	-	↑	-	↑	↑	↑	↑														
<p>●アセンブラフォーマット SUB.B Rs, Rd</p>																					
<p>●オペランドサイズ バイト</p>																					
<p>●説明 8ビットレジスタRdの内容(デスティネーションオペランド)から8ビットレジスタRsの内容(ソースオペランド)を減算し、結果を8ビットレジスタRdに格納します。</p>																					
<p>●使用可能な汎用レジスタ Rd : R0L~R7L, R0H~R7H Rs : R0L~R7L, R0H~R7H</p>																					
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SUB.B</td> <td>Rs,Rd</td> <td>1</td> <td>8</td> <td>rs</td> <td>rd</td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SUB.B	Rs,Rd	1	8	rs	rd	2	
アドレッシングモード				ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数											
	第1バイト	第2バイト	第3バイト			第4バイト															
レジスタ直接	SUB.B	Rs,Rd	1	8	rs	rd	2														
<p>●注意事項 本命令は汎用レジスタ間の減算のみ可能です。汎用レジスタの内容とイミディエイトデータの減算はSUBX.B命令を使用することにより実現できます。この場合、「SUBX.B #xx:8, Rd」を実行する前に、Zフラグを "1" にセットし、Cフラグを "0" にクリアしてください。また、イミディエイトデータ#IMM≠0の場合、次のプログラム例も使用できます。</p> <p>(1) ORC #H'05, CCR (2) ADD #(0-IMM), Rd SUBX #(IMM-1), Rd XORC #H'01, CCR</p>																					

2.2.59 (2) SUB (W)

SUB (SUBtract binary)				2進減算																				
<p>●オペレーション Rd - <EA_s> → Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↓</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table> <p>H : ビット11にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット15にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>			I	U	I	H	U	N	Z	V	C	-	-	↑	-	↓	↑	↑	↑	↑
I	U	I	H	U	N	Z	V	C																
-	-	↑	-	↓	↑	↑	↑	↑																
<p>●アセンブリフォーマット SUB.W <EA_s>, Rd</p>																								
<p>●オペランドサイズ ワード</p>																								
<p>●説明 16ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドを減算し、結果を16ビットレジスタRdに格納します。</p>																								
<p>●使用可能な汎用レジスタ Rd : R0~R7, E0~E7 Rs : R0~R7, E0~E7</p>																								
<p>●オペランド形式と実行ステート数</p>																								
アドレスシングルモード	ニーモニック	オペランド形式	インストラクションフォーマット																					
			第1バイト	第2バイト	第3バイト	第4バイト																		
イミディエイト	SUB.W	#xx:16,Rd	7	9	3	rd	IMM	4																
レジスタ直接	SUB.W	Rs,Rd	1	9	rs	rd		2																
<p>●注意事項</p>																								

2.2.59 (3) SUB (L)

SUB (SUBtract binary)	2進減算																																				
<p>●オペレーション ERd - (EA_s) → ERd</p>	<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↓</td><td>↑</td><td>↓</td><td>↑</td> </tr> </table> <p>H : ビット27にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット31にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>	I	UI	H	U	N	Z	V	C	-	-	↑	-	↓	↑	↓	↑																				
I	UI	H	U	N	Z	V	C																														
-	-	↑	-	↓	↑	↓	↑																														
<p>●アセンブラフォーマット SUB.L <EA_s>, ERd</p>																																					
<p>●オペランドサイズ ロングワード</p>																																					
<p>●説明 32ビットレジスタERdの内容(デスティネーションオペランド)からソースオペランドを減算し、結果を32ビットレジスタERdに格納します。</p>																																					
<p>●使用可能な汎用レジスタ ERd : ER0~ER7 ERs : ER0~ER7</p>																																					
<p>●オペランド形式と実行ステート数</p>	<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="6">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> <th>第5バイト</th> <th>第6バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td> <td>SUB.L</td> <td>#xx:32,ERd</td> <td>7</td> <td>A</td> <td>3</td> <td>0</td> <td>erd</td> <td>IMM</td> <td>6</td> </tr> <tr> <td>レジスタ直接</td> <td>SUB.L</td> <td>ERs,ERd</td> <td>1</td> <td>A</td> <td>1</td> <td>ers</td> <td>0</td> <td>erd</td> <td>2</td> </tr> </tbody> </table>	アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット						実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	イミディエイト	SUB.L	#xx:32,ERd	7	A	3	0	erd	IMM	6	レジスタ直接	SUB.L	ERs,ERd	1	A	1	ers	0	erd	2
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット						実行ステート数																									
		第1バイト	第2バイト	第3バイト		第4バイト	第5バイト	第6バイト																													
イミディエイト	SUB.L	#xx:32,ERd	7	A	3	0	erd	IMM	6																												
レジスタ直接	SUB.L	ERs,ERd	1	A	1	ers	0	erd	2																												
<p>●注意事項</p>																																					

2.2.60 SUBS

SUBS (SUBtract with Sign extention)				アドレスデータ2進減算																																																			
<p>●オペレーション</p> <p>ERd-1→ERd</p> <p>ERd-2→ERd</p> <p>ERd-4→ERd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table>							I	U	I	H	U	N	Z	V	C	-	-	-	-	-	-	-	-	-																											
I	U	I	H	U	N	Z	V	C																																															
-	-	-	-	-	-	-	-	-																																															
<p>●アセンブラフォーマット</p> <p>SUBS #1, ERd</p> <p>SUBS #2, ERd</p> <p>SUBS #4, ERd</p>				<p>H : 実行前の値が保持されます。</p> <p>N : 実行前の値が保持されます。</p> <p>Z : 実行前の値が保持されます。</p> <p>V : 実行前の値が保持されます。</p> <p>C : 実行前の値が保持されます。</p>																																																			
<p>●オペランドサイズ</p> <p>ロングワード</p>																																																							
<p>●説明</p> <p>32ビットレジスタERdの内容（デスティネーションオペランド）から1、2または4を減算します。SUB命令とは異なり、コンディションコードは実行前の値を保持します。</p>																																																							
<p>●使用可能な汎用レジスタ</p> <p>ERd : ER0～ER7</p>																																																							
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>SUBS</td> <td>#1,ERd</td> <td>1</td> <td>B</td> <td>0</td> <td>0</td> <td>erd</td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ直接</td> <td>SUBS</td> <td>#2,ERd</td> <td>1</td> <td>B</td> <td>8</td> <td>0</td> <td>erd</td> <td></td> <td></td> <td>2</td> </tr> <tr> <td>レジスタ直接</td> <td>SUBS</td> <td>#4,ERd</td> <td>1</td> <td>B</td> <td>9</td> <td>0</td> <td>erd</td> <td></td> <td></td> <td>2</td> </tr> </tbody> </table>											アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	SUBS	#1,ERd	1	B	0	0	erd			2	レジスタ直接	SUBS	#2,ERd	1	B	8	0	erd			2	レジスタ直接	SUBS	#4,ERd	1	B	9	0	erd			2
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数																																																
			第1バイト	第2バイト	第3バイト	第4バイト																																																	
レジスタ直接	SUBS	#1,ERd	1	B	0	0	erd			2																																													
レジスタ直接	SUBS	#2,ERd	1	B	8	0	erd			2																																													
レジスタ直接	SUBS	#4,ERd	1	B	9	0	erd			2																																													
<p>●注意事項</p>																																																							

2.2.61 SUBX

SUBX (SUBtract with eXtend carry)				キャリ付減算																			
<p>●オペレーション Rd - (EAs) -C→Rd</p>				<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>-</td><td>-</td><td>↑</td><td>-</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td><td>↑</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	-	-	↑	-	↑	↑	↑	↑	↑
I	U	I	H	U	N	Z	V	C															
-	-	↑	-	↑	↑	↑	↑	↑															
<p>●アセンブラフォーマット SUBX <EAs>, Rd</p>				<p>H : ビット3にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>Z : 実行結果が0(ゼロ)のとき実行前の値が保持され、それ以外のときは "0" にクリアされます。</p> <p>V : オーバフローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p> <p>C : ビット7にボローが発生したとき "1" にセットされ、それ以外のときは "0" にクリアされます。</p>																			
<p>●オペランドサイズ バイト</p>																							
<p>●説明 8ビットレジスタRdの内容(デスティネーションオペランド)からソースオペランドとキャリフラグの値を減算し、結果を8ビットレジスタRdに格納します。</p>																							
<p>●使用可能な汎用レジスタ Rd: R0L~R7L, R0H~R7H</p>																							
<p>●オペランド形式と実行ステート数</p>																							
アドレスシングルモード	ニーモニック	オペランド形式	インストラクションフォーマット																				
			第1バイト	第2バイト	第3バイト	第4バイト																	
イミディエイト	SUBX	#xx:8,Rd	B	rd	IMM																		
レジスタ直接	SUBX	Rs,Rd	1	E	n	rd																	
<p>●注意事項</p>																							

2.2.62 TRAPA

TRAPA (TRAP Always)		無条件トラップ																					
<p>●オペレーション PC→@-SP CCR→@-SP <ベクタ>→PC</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>1</td><td>△*</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td><td>-</td> </tr> </table> <p>I : 常に“1”にセットされます。 UI : 注意事項を参照してください。 H : 実行前の値が保持されます。 N : 演算前の値が保持されます。 Z : 演算前の値が保持されます。 V : 演算前の値が保持されます。 C : 演算前の値が保持されます。</p>	I	UI	H	U	N	Z	V	C	1	△*	-	-	-	-	-	-					
I	UI	H	U	N	Z	V	C																
1	△*	-	-	-	-	-	-																
<p>●アセンブリフォーマット TRAPA #x:2</p>																							
<p>●オペランドサイズ</p>																							
<p>●説明</p> <p>プログラムカウンタ (PC) とコンディションコードレジスタ (CCR) をスタックに退避し、Iビットを“1”にセットします。次に指定した番号に対応するベクタアドレスの内容によって示されるアドレスへ分岐します。</p> <p>退避するPCの値は本命令の直後の命令の先頭アドレスになります。</p>																							
<table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">#x</th> <th colspan="2">ベクタアドレス</th> </tr> <tr> <th>ノーマルモード</th> <th>アドバンストモード</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>H'0010~H'0011</td> <td>H'000020~H'000023</td> </tr> <tr> <td>1</td> <td>H'0012~H'0013</td> <td>H'000024~H'000027</td> </tr> <tr> <td>2</td> <td>H'0014~H'0015</td> <td>H'000028~H'00002B</td> </tr> <tr> <td>3</td> <td>H'0016~H'0017</td> <td>H'00002C~H'00002F</td> </tr> </tbody> </table>			#x	ベクタアドレス		ノーマルモード	アドバンストモード	0	H'0010~H'0011	H'000020~H'000023	1	H'0012~H'0013	H'000024~H'000027	2	H'0014~H'0015	H'000028~H'00002B	3	H'0016~H'0017	H'00002C~H'00002F				
#x	ベクタアドレス																						
	ノーマルモード	アドバンストモード																					
0	H'0010~H'0011	H'000020~H'000023																					
1	H'0012~H'0013	H'000024~H'000027																					
2	H'0014~H'0015	H'000028~H'00002B																					
3	H'0016~H'0017	H'00002C~H'00002F																					
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th> <th rowspan="2">ニーモニック</th> <th rowspan="2">オペランド形式</th> <th colspan="4">インストラクションフォーマット</th> <th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th> <th>第2バイト</th> <th>第3バイト</th> <th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>レジスタ直接</td> <td>TRAPA</td> <td>#x:2</td> <td>5</td> <td>7</td> <td>00 IMM</td> <td>0</td> <td>14</td> </tr> </tbody> </table>				アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	レジスタ直接	TRAPA	#x:2	5	7	00 IMM	0	14
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数																
			第1バイト	第2バイト	第3バイト	第4バイト																	
レジスタ直接	TRAPA	#x:2	5	7	00 IMM	0	14																
<p>●注意事項</p> <p>*割込みマスクビットとして使用しているとき“1”にセットされます。ユーザビットとして使用しているとき実行前の値が保持されます。詳細は、当該LSIのハードウェアマニュアルを参照してください。</p> <p>ノーマルモードとアドバンストモードではスタックおよびベクタの構造が異なりますので注意してください。</p>																							

2.2.63 (1) XOR (B)

XOR (eXclusive OR logical)		排他的論理和																								
<p>●オペレーション Rd \oplus (EAs) \rightarrow Rd</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>							I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—
I	U	I	H	U	N	Z	V	C																		
—	—	—	—	↑	↑	0	—	—																		
<p>●アセンブラフォーマット XOR.B <EAs>, Rd</p>																										
<p>●オペランドサイズ バイト</p>																										
<p>●説明 8ビットレジスタRdの内容(デスティネーションオペランド)と、ソースオペランドの排他的論理和をとり、結果を8ビットレジスタRdに格納します。</p>																										
<p>●使用可能な汎用レジスタ Rd : R0L~R7L, R0H~R7H Rs : R0L~R7L, R0H~R7H</p>																										
<p>●オペランド形式と実行ステート数</p>																										
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット																							
			第1バイト	第2バイト	第3バイト	第4バイト	実行 ステート 数																			
イミディエイト	XOR.B	#xx:8,Rd	D	rd	IMM			2																		
レジスタ直接	XOR.B	Rs,Rd	I	S	rs	rd		2																		
<p>●注意事項</p>																										

2.2.63 (2) XOR (W)

XOR (eXclusive OR logical)							排他的論理和																														
<p>●オペレーション Rd ⊕ (EAs) → Rd</p>							<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>I</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td><td>—</td> </tr> </table>		I	U	I	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—	—											
I	U	I	H	U	N	Z	V	C																													
—	—	—	—	↑	↑	0	—	—																													
<p>●アセンブラフォーマット XOR.W <EAs>, Rd</p>							<p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、 それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセット され、それ以外のときは "0" にクリアさ れます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>																														
<p>●オペランドサイズ ワード</p>																																					
<p>●説明</p> <p>16ビットレジスタRdの内容（デスティネーションオペランド）と、ソースオペランドの排他的論理和をとり、結果を16ビットレジスタRdに格納します。</p>																																					
<p>●使用可能な汎用レジスタ</p> <p>Rd : R0～R7, E0～E7 Rs : R0～R7, E0～E7</p>																																					
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレスシング モード</th><th rowspan="2">ニーモ ニック</th><th rowspan="2">オペランド 形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行 ステート 数</th></tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th></tr> </thead> <tbody> <tr> <td>イミディエイト</td><td>XOR.W</td><td>#xx:16,Rd</td><td>7</td><td>9</td><td>5</td><td>rd</td><td>IMM</td><td>4</td></tr> <tr> <td>レジスタ直接</td><td>XOR.W</td><td>Rs,Rd</td><td>6</td><td>5</td><td>rs</td><td>rd</td><td></td><td>2</td></tr> </tbody> </table>								アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	XOR.W	#xx:16,Rd	7	9	5	rd	IMM	4	レジスタ直接	XOR.W	Rs,Rd	6	5	rs	rd		2
アドレスシング モード	ニーモ ニック	オペランド 形式	インストラクションフォーマット				実行 ステート 数																														
			第1バイト	第2バイト	第3バイト	第4バイト																															
イミディエイト	XOR.W	#xx:16,Rd	7	9	5	rd	IMM	4																													
レジスタ直接	XOR.W	Rs,Rd	6	5	rs	rd		2																													
<p>●注意事項</p>																																					

2.2.63 (3) XOR (L)

XOR (eXclusive OR logical)								排他的論理和																
<p>●オペレーション ERd\oplus (EAs) → ERd</p>								<p>●コンディションコード</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>U</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>—</td><td>—</td><td>—</td><td>—</td><td>↑</td><td>↑</td><td>0</td><td>—</td> </tr> </table> <p>H : 実行前の値が保持されます。 N : 実行結果が負のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 Z : 実行結果が0(ゼロ)のとき "1" にセットされ、それ以外のときは "0" にクリアされます。 V : 常に "0" にクリアされます。 C : 実行前の値が保持されます。</p>	I	U	H	U	N	Z	V	C	—	—	—	—	↑	↑	0	—
I	U	H	U	N	Z	V	C																	
—	—	—	—	↑	↑	0	—																	
<p>●アセンブラフォーマット XOR.L <EAs>, ERd</p>																								
<p>●オペランドサイズ ロングワード</p>																								
<p>●説明 32ビットレジスタERdの内容(デスティネーションオペランド)と、ソースオペランドとの排他的論理和をとり、結果を32ビットレジスタERdに格納します。</p>																								
<p>●使用可能な汎用レジスタ ERd : ER0~ER7 ERs : ER0~ER7</p>																								
<p>●オペランド形式と実行ステート数</p>																								
アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット																					
			第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト																
イミディエイト	XOR.L	#xx:32,ERd	7	A	5	0	erd	IMM																
レジスタ直接	XOR.L	ERs,ERd	0	1	F	0	6	5																
						0	ers	0																
						erd																		
								4																
<p>●注意事項</p>																								

2.2.64 XORC

XORC (eXclusive OR Control register)		CCRとの排他的論理和																										
<p>●オペレーション CCR@#IMM→CCR</p>		<p>●コンディションコード</p> <table style="margin-left: auto; margin-right: auto;"> <tr> <td>I</td><td>UI</td><td>H</td><td>U</td><td>N</td><td>Z</td><td>V</td><td>C</td> </tr> <tr> <td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td><td>↓</td> </tr> </table> <p>I : 実行結果の対応するビットの値が格納されます。 UI : 実行結果の対応するビットの値が格納されます。 H : 実行結果の対応するビットの値が格納されます。 U : 実行結果の対応するビットの値が格納されます。 N : 実行結果の対応するビットの値が格納されます。 Z : 実行結果の対応するビットの値が格納されます。 V : 実行結果の対応するビットの値が格納されます。 C : 実行結果の対応するビットの値が格納されます。</p>								I	UI	H	U	N	Z	V	C	↓	↓	↓	↓	↓	↓	↓	↓			
I	UI	H	U	N	Z	V	C																					
↓	↓	↓	↓	↓	↓	↓	↓																					
<p>●アセンブリフォーマット XORC #xx:8, CCR</p>																												
<p>●オペランドサイズ バイト</p>																												
<p>●説明 CCRの内容とイミディエイトデータとの排他的論理和をとり、結果をCCRに格納します。 本命令の実行終了時点では、NMIを含めてすべての割込みは受け付けられません。</p>																												
<p>●オペランド形式と実行ステート数</p> <table border="1" style="width: 100%; border-collapse: collapse;"> <thead> <tr> <th rowspan="2">アドレッシングモード</th><th rowspan="2">ニーモニック</th><th rowspan="2">オペランド形式</th><th colspan="4">インストラクションフォーマット</th><th rowspan="2">実行ステート数</th> </tr> <tr> <th>第1バイト</th><th>第2バイト</th><th>第3バイト</th><th>第4バイト</th> </tr> </thead> <tbody> <tr> <td>イミディエイト</td><td>XORC</td><td>#xx:8,CCR</td><td>0</td><td>5</td><td>IMM</td><td></td><td>2</td> </tr> </tbody> </table>		アドレッシングモード	ニーモニック	オペランド形式	インストラクションフォーマット				実行ステート数	第1バイト	第2バイト	第3バイト	第4バイト	イミディエイト	XORC	#xx:8,CCR	0	5	IMM		2							
アドレッシングモード	ニーモニック				オペランド形式	インストラクションフォーマット				実行ステート数																		
		第1バイト	第2バイト	第3バイト		第4バイト																						
イミディエイト	XORC	#xx:8,CCR	0	5	IMM		2																					
<p>●注意事項</p>																												

2.3 命令セット一覧

2.3.1 命令とアドレッシングモードの組合せ

表2.1 命令セットの概要

機能	命令	アドレッシングモード												
		#XX	Rn	@ERn	@(d:16,ERn)	@(d:24,ERn)	@ERn+/-@ERn	@aa:8	@aa:16	@aa:24	@(d8,PC)	@(d:16,PC)	@aa:8	-
データ転送命令	MOV	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL	-	-	-	-
	POP, PUSH	-	-	-	-	-	-	-	-	-	-	-	-	WL
	MOVEPE, MOVTPE	-	-	-	-	-	-	-	B	-	-	-	-	-
算術演算命令	ADD, CMP	BWL	BWL	-	-	-	-	-	-	-	-	-	-	-
	SUB	WL	BWL	-	-	-	-	-	-	-	-	-	-	-
	ADDX, SUBX	B	B	-	-	-	-	-	-	-	-	-	-	-
	ADDS, SUBS	-	L	-	-	-	-	-	-	-	-	-	-	-
	INC, DEC	-	BWL	-	-	-	-	-	-	-	-	-	-	-
	DAA, DAS	-	B	-	-	-	-	-	-	-	-	-	-	-
	MULXU, MULXS, DIVXU, DIVXS	-	BW	-	-	-	-	-	-	-	-	-	-	-
	NEG	-	BWL	-	-	-	-	-	-	-	-	-	-	-
論理演算命令	AND, OR, XOR	BWL	BWL	-	-	-	-	-	-	-	-	-	-	-
	NOT	-	BWL	-	-	-	-	-	-	-	-	-	-	-
	シフト命令	-	BWL	-	-	-	-	-	-	-	-	-	-	-
	ビット操作命令	-	B	B	-	-	-	B	-	-	-	-	-	-
分岐命令	Bcc, BSR	-	-	-	-	-	-	-	-	-	O	O	-	-
	JMP, JSR	-	-	O	-	-	-	-	-	O	-	-	O	-
	RTS	-	-	-	-	-	-	-	-	-	-	-	-	O
システム制御命令	TRAPA, RTE	-	-	-	-	-	-	-	-	-	-	-	-	O
	SLEEP	-	-	-	-	-	-	-	-	-	-	-	-	O
	LDC	B	B	W	W	W	W	-	W	W	-	-	-	-
	STC	-	B	W	W	W	W	-	W	W	-	-	-	-
	ANDC, ORC, XORC	B	-	-	-	-	-	-	-	-	-	-	-	-
	NOP	-	-	-	-	-	-	-	-	-	-	-	-	O
ブロック転送命令		-	-	-	-	-	-	-	-	-	-	-	-	BW

《記号説明》

B : バイト

W : ワード

L : ロングワード

表2.2 命令セット一覧 (1)

(1) アーキテクチャ		アドレスリングモード/操作数 (レジスタ)										オペレータ		実行状態	
レジスタ	アドレス	R0	R1	R2	R3	R4	R5	R6	R7	R8	R9	R10	R11	R12	R13
MOV	R0, R1, Rd	B	2												
MOV	R0, R1, Rd	B	2												
MOV	R0, Rd	B	2												
MOV	R0, @R0, Rd	B	2												
MOV	R0, @R1, Rd	B	2												
MOV	R0, @R2, Rd	B	2												
MOV	R0, @R3, Rd	B	2												
MOV	R0, @R4, Rd	B	2												
MOV	R0, @R5, Rd	B	2												
MOV	R0, @R6, Rd	B	2												
MOV	R0, @R7, Rd	B	2												
MOV	R0, @R8, Rd	B	2												
MOV	R0, @R9, Rd	B	2												
MOV	R0, @R10, Rd	B	2												
MOV	R0, @R11, Rd	B	2												
MOV	R0, @R12, Rd	B	2												
MOV	R0, @R13, Rd	B	2												
MOV	R0, @R14, Rd	B	2												
MOV	R0, @R15, Rd	B	2												
MOV	R0, @R16, Rd	B	2												
MOV	R0, @R17, Rd	B	2												
MOV	R0, @R18, Rd	B	2												
MOV	R0, @R19, Rd	B	2												
MOV	R0, @R20, Rd	B	2												
MOV	R0, @R21, Rd	B	2												
MOV	R0, @R22, Rd	B	2												
MOV	R0, @R23, Rd	B	2												
MOV	R0, @R24, Rd	B	2												
MOV	R0, @R25, Rd	B	2												
MOV	R0, @R26, Rd	B	2												
MOV	R0, @R27, Rd	B	2												
MOV	R0, @R28, Rd	B	2												
MOV	R0, @R29, Rd	B	2												
MOV	R0, @R30, Rd	B	2												
MOV	R0, @R31, Rd	B	2												
MOV	R0, @R32, Rd	B	2												
MOV	R0, @R33, Rd	B	2												
MOV	R0, @R34, Rd	B	2												
MOV	R0, @R35, Rd	B	2												
MOV	R0, @R36, Rd	B	2												
MOV	R0, @R37, Rd	B	2												
MOV	R0, @R38, Rd	B	2												
MOV	R0, @R39, Rd	B	2												
MOV	R0, @R40, Rd	B	2												
MOV	R0, @R41, Rd	B	2												
MOV	R0, @R42, Rd	B	2												
MOV	R0, @R43, Rd	B	2												
MOV	R0, @R44, Rd	B	2												
MOV	R0, @R45, Rd	B	2												
MOV	R0, @R46, Rd	B	2												
MOV	R0, @R47, Rd	B	2												
MOV	R0, @R48, Rd	B	2												
MOV	R0, @R49, Rd	B	2												
MOV	R0, @R50, Rd	B	2												
MOV	R0, @R51, Rd	B	2												
MOV	R0, @R52, Rd	B	2												
MOV	R0, @R53, Rd	B	2												
MOV	R0, @R54, Rd	B	2												
MOV	R0, @R55, Rd	B	2												
MOV	R0, @R56, Rd	B	2												
MOV	R0, @R57, Rd	B	2												
MOV	R0, @R58, Rd	B	2												
MOV	R0, @R59, Rd	B	2												
MOV	R0, @R60, Rd	B	2												
MOV	R0, @R61, Rd	B	2												
MOV	R0, @R62, Rd	B	2												
MOV	R0, @R63, Rd	B	2												
MOV	R0, @R64, Rd	B	2												
MOV	R0, @R65, Rd	B	2												
MOV	R0, @R66, Rd	B	2												
MOV	R0, @R67, Rd	B	2												
MOV	R0, @R68, Rd	B	2												
MOV	R0, @R69, Rd	B	2												
MOV	R0, @R70, Rd	B	2												
MOV	R0, @R71, Rd	B	2												
MOV	R0, @R72, Rd	B	2												
MOV	R0, @R73, Rd	B	2												
MOV	R0, @R74, Rd	B	2												
MOV	R0, @R75, Rd	B	2												
MOV	R0, @R76, Rd	B	2												
MOV	R0, @R77, Rd	B	2												
MOV	R0, @R78, Rd	B	2												
MOV	R0, @R79, Rd	B	2												
MOV	R0, @R80, Rd	B	2												
MOV	R0, @R81, Rd	B	2												
MOV	R0, @R82, Rd	B	2												
MOV	R0, @R83, Rd	B	2												
MOV	R0, @R84, Rd	B	2												
MOV	R0, @R85, Rd	B	2												
MOV	R0, @R86, Rd	B	2												
MOV	R0, @R87, Rd	B	2												
MOV	R0, @R88, Rd	B	2												
MOV	R0, @R89, Rd	B	2												
MOV	R0, @R90, Rd	B	2												
MOV	R0, @R91, Rd	B	2												
MOV	R0, @R92, Rd	B	2												
MOV	R0, @R93, Rd	B	2												
MOV	R0, @R94, Rd	B	2												
MOV	R0, @R95, Rd	B	2												
MOV	R0, @R96, Rd	B	2												
MOV	R0, @R97, Rd	B	2												
MOV	R0, @R98, Rd	B	2												
MOV	R0, @R99, Rd	B	2												
MOV	R0, @R100, Rd	B	2												
MOV	R0, @R101, Rd	B	2												
MOV	R0, @R102, Rd	B	2												
MOV	R0, @R103, Rd	B	2												
MOV	R0, @R104, Rd	B	2												
MOV	R0, @R105, Rd	B	2												
MOV	R0, @R106, Rd	B	2												
MOV	R0, @R107, Rd	B	2												
MOV	R0, @R108, Rd	B	2												
MOV	R0, @R109, Rd	B	2												
MOV	R0, @R110, Rd	B	2												
MOV	R0, @R111, Rd	B	2												
MOV	R0, @R112, Rd	B	2												
MOV	R0, @R113, Rd	B	2												
MOV	R0, @R114, Rd	B	2												
MOV	R0, @R115, Rd	B	2												
MOV	R0, @R116, Rd	B	2												
MOV	R0, @R117, Rd	B	2												
MOV	R0, @R118, Rd	B	2												
MOV	R0, @R119, Rd	B	2												
MOV	R0, @R120, Rd	B	2												
MOV	R0, @R121, Rd	B	2												
MOV	R0, @R122, Rd	B	2												
MOV	R0, @R123, Rd	B	2												
MOV	R0, @R124, Rd	B	2												
MOV	R0, @R125, Rd	B	2												

表2.2 命令セット一覧 (2)

二進演算命令		アラートシングルモード/命令モード				オペレータン				コマンド/データ		実行モード	
		Rm	Rn	OPmn	(Rm, Rn, OPmn)	OPmn	(Rm, Rn, OPmn)	OPmn	(Rm, Rn, OPmn)	OPmn	(Rm, Rn, OPmn)	OPmn	(Rm, Rn, OPmn)
ADD	ADD_R Rm, Rn, Rd	R1	2									1 H 2 V	J-V(7)~V(2)
	ADD_B Rm, Rn, Rd	R1	2									1 H 2 V	J-V(7)~V(2)
ADD_W Rm, Rn, Rd	W	4										1 H 2 V	J-V(7)~V(2)
ADD_R, W Rm, Rn, Rd	W	4										1 H 2 V	J-V(7)~V(2)
ADD_L Rm, Rn, Rd	L	6										1 H 2 V	J-V(7)~V(2)
ADD_I Rm, Rn, Rd	I	6										1 H 2 V	J-V(7)~V(2)
ADDX Rm, Rn, Rd	B	2										1 H 2 V	J-V(7)~V(2)
ADDX_W Rm, Rn, Rd	B	2										1 H 2 V	J-V(7)~V(2)
ADDS Rm, Rn, Rd	I	2										1 H 2 V	J-V(7)~V(2)
ADDS_W Rm, Rn, Rd	I	2										1 H 2 V	J-V(7)~V(2)
ADDS_L Rm, Rn, Rd	L	2										1 H 2 V	J-V(7)~V(2)
ADDS_I Rm, Rn, Rd	I	2										1 H 2 V	J-V(7)~V(2)
INC Rm, Rd	B	2										1 H 2 V	J-V(7)~V(2)
INC_W Rm, Rd	W	2										1 H 2 V	J-V(7)~V(2)
INC_L Rm, Rd	L	2										1 H 2 V	J-V(7)~V(2)
INC_I Rm, Rd	I	2										1 H 2 V	J-V(7)~V(2)
DEC Rm, Rd	B	2										1 H 2 V	J-V(7)~V(2)
DEC_W Rm, Rd	W	2										1 H 2 V	J-V(7)~V(2)
DEC_L Rm, Rd	L	2										1 H 2 V	J-V(7)~V(2)
DEC_I Rm, Rd	I	2										1 H 2 V	J-V(7)~V(2)
SUB Rm, Rn, Rd	B	2										1 H 2 V	J-V(7)~V(2)
SUB_W Rm, Rn, Rd	W	4										1 H 2 V	J-V(7)~V(2)
SUB_L Rm, Rn, Rd	L	6										1 H 2 V	J-V(7)~V(2)
SUB_I Rm, Rn, Rd	I	6										1 H 2 V	J-V(7)~V(2)
SUBX Rm, Rn, Rd	B	2										1 H 2 V	J-V(7)~V(2)
SUBX_W Rm, Rn, Rd	W	2										1 H 2 V	J-V(7)~V(2)
SUBX_L Rm, Rn, Rd	L	2										1 H 2 V	J-V(7)~V(2)
SUBX_I Rm, Rn, Rd	I	2										1 H 2 V	J-V(7)~V(2)
DEC_B Rd	B	2										1 H 2 V	J-V(7)~V(2)
DEC_W Rd	W	2										1 H 2 V	J-V(7)~V(2)
DEC_L Rd	L	2										1 H 2 V	J-V(7)~V(2)
DEC_I Rd	I	2										1 H 2 V	J-V(7)~V(2)
DAS DAS, Rd	B	2										1 H 2 V	J-V(7)~V(2)
DAS_W DAS, Rd	W	2										1 H 2 V	J-V(7)~V(2)
DAS_L DAS, Rd	L	2										1 H 2 V	J-V(7)~V(2)
DAS_I DAS, Rd	I	2										1 H 2 V	J-V(7)~V(2)
MULUXU Rm, Rn, Rd	B	2										1 H 2 V	J-V(7)~V(2)
MULUXU_W Rm, Rn, Rd	W	2										1 H 2 V	J-V(7)~V(2)
MULUXU_L Rm, Rn, Rd	L	2										1 H 2 V	J-V(7)~V(2)
MULUXU_I Rm, Rn, Rd	I	2										1 H 2 V	J-V(7)~V(2)
DIVUXU Rm, Rn, Rd	B	2										1 H 2 V	J-V(7)~V(2)
DIVUXU_W Rm, Rn, Rd	W	2										1 H 2 V	J-V(7)~V(2)
DIVUXU_L Rm, Rn, Rd	L	2										1 H 2 V	J-V(7)~V(2)
DIVUXU_I Rm, Rn, Rd	I	2										1 H 2 V	J-V(7)~V(2)
CMP CMP_R Rm, Rn, Rd	B	2										1 H 2 V	J-V(7)~V(2)
CMP_B Rm, Rn, Rd	B	2										1 H 2 V	J-V(7)~V(2)
CMP_W Rm, Rn, Rd	W	4										1 H 2 V	J-V(7)~V(2)
CMP_L Rm, Rn, Rd	L	6										1 H 2 V	J-V(7)~V(2)
CMP_I Rm, Rn, Rd	I	6										1 H 2 V	J-V(7)~V(2)
NEQ NEQ_R Rm, Rn, Rd	B	2										1 H 2 V	J-V(7)~V(2)
NEQ_B Rm, Rn, Rd	B	2										1 H 2 V	J-V(7)~V(2)
NEQ_W Rm, Rn, Rd	W	2										1 H 2 V	J-V(7)~V(2)
NEQ_L Rm, Rn, Rd	L	2										1 H 2 V	J-V(7)~V(2)
NEQ_I Rm, Rn, Rd	I	2										1 H 2 V	J-V(7)~V(2)

(2) 指定演算命令

表2.2 命令セット一覧 (3)

二進数二タ		アドレスシングルモード/命令長(1バイト)		アドレスダブルモード/命令長(2バイト)		アドレストリプルモード/命令長(3バイト)	
ア	ビ	ア	ビ	ア	ビ	ア	ビ
EATU	EXTU, W, Rd	W	2	0x00	0x00	0x00	0x00
EXTU, L, ERd	L	2	—	—	—	0x00	0x00
EATS	EXTS, W, Rd	W	2	0x00	0x00	0x00	0x00
EXTS, L, ERd	L	2	—	—	—	0x00	0x00
 (3) 純別構成命令							
二進数二タ		アドレスシングルモード/命令長(1バイト)		アドレスダブルモード/命令長(2バイト)		アドレストリプルモード/命令長(3バイト)	
ア	ビ	ア	ビ	ア	ビ	ア	ビ
AND	AND, #xx : 8, Rd	3	2	0x00	0x00	0x00	0x00
AND	H, Rd	3	—	—	—	0x00	0x00
AND, H	Rd	3	2	—	—	0x00	0x00
AND, W	xx : 16, Rd	W	4	—	—	0x00	0x00
AND, W	Rd	W	2	—	—	0x00	0x00
AND, L	xx : 32, RDd	L	6	—	—	0x00	0x00
AND, L	RDd	L	4	—	—	0x00	0x00
OR	OR, #xx : 8, Rd	3	2	0x00	0x00	0x00	0x00
OR	Rd	3	—	—	—	0x00	0x00
OR, W	xx : 16, Rd	W	4	—	—	0x00	0x00
OR, W	Rd	W	2	—	—	0x00	0x00
OR, L	xx : 32, RDd	L	6	—	—	0x00	0x00
OR, L	RDd	L	4	—	—	0x00	0x00
XOR	XOR, #xx : 8, Rd	3	2	0x00	0x00	0x00	0x00
XOR	Rd	3	—	—	—	0x00	0x00
XOR, W	xx : 16, Rd	W	4	—	—	0x00	0x00
XOR, W	Rd	W	2	—	—	0x00	0x00
XOR, L	xx : 32, RDd	L	6	—	—	0x00	0x00
XOR, L	RDd	L	4	—	—	0x00	0x00
NOT	NOT, B, Rd	3	2	0x00	0x00	0x00	0x00
NOT	W, Rd	W	2	—	—	0x00	0x00
NOT, L	RDd	L	2	—	—	0x00	0x00

表2.2 命令セット一覧(4)

卷之三

モード		アフレクションモード/命令モード		オペレータモード		モード切替	
モード	モード	モード	モード	モード	モード	モード	モード
SHAL	SHAL, B Rd	W	L	SHAL	SHAL, B Rd	SHAL, W Rd	SHAL, L Rd
SHAL	SHAL, W Rd	W	L	SHAL	SHAL, L Rd	SHAL, B Rd	SHAL, W Rd
SHAR	SHAR, L Rd	W	L	SHAR	SHAR, B Rd	SHAR, W Rd	SHAR, L Rd
SHAR	SHAR, B Rd	W	L	SHAR	SHAR, W Rd	SHAR, L Rd	SHAR, B Rd
SHAN	SHAN, L Rd	W	L	SHAN	SHAN, B Rd	SHAN, W Rd	SHAN, L Rd
SHAN	SHAN, B Rd	W	L	SHAN	SHAN, W Rd	SHAN, L Rd	SHAN, B Rd
SHLL	SHLL, B Rd	W	L	SHLL	SHLL, W Rd	SHLL, L Rd	SHLL, B Rd
SHLL	SHLL, W Rd	W	L	SHLL	SHLL, L Rd	SHLL, B Rd	SHLL, W Rd
SHLN	SHLN, B Rd	W	L	SHLN	SHLN, W Rd	SHLN, L Rd	SHLN, B Rd
SHLN	SHLN, W Rd	W	L	SHLN	SHLN, L Rd	SHLN, B Rd	SHLN, W Rd
HOTXL	HOTXL, L Rd	W	L	HOTXL	HOTXL, B Rd	HOTXL, W Rd	HOTXL, L Rd
HOTXL	HOTXL, B Rd	W	L	HOTXL	HOTXL, W Rd	HOTXL, L Rd	HOTXL, B Rd
HOTXR	HOTXR, B Rd	W	L	HOTXR	HOTXR, W Rd	HOTXR, L Rd	HOTXR, B Rd
HOTXR	HOTXR, W Rd	W	L	HOTXR	HOTXR, L Rd	HOTXR, B Rd	HOTXR, W Rd
HOTBL	HOTBL, B Rd	W	L	HOTBL	HOTBL, W Rd	HOTBL, L Rd	HOTBL, B Rd
HOTBL	HOTBL, W Rd	W	L	HOTBL	HOTBL, L Rd	HOTBL, B Rd	HOTBL, W Rd
HOTHTR	HOTHTR, B Rd	W	L	HOTHTR	HOTHTR, W Rd	HOTHTR, L Rd	HOTHTR, B Rd
HOTHTR	HOTHTR, W Rd	W	L	HOTHTR	HOTHTR, L Rd	HOTHTR, B Rd	HOTHTR, W Rd

表2.2 命令セリフ一覧 (5)

表2.2 命令セツト一覧 (6)

表2.2 命令セット一覧 (7)

（7）システム構成									
主システム					アユレッジモード／命令モード				
TRAP		TRAP			ERAs		ERAs		
X	Y	Z	R	E	(ERAs)	(ERAs)	(ERAs)	(ERAs)	(ERAs)
-	-	-	-	-	-	-	-	-	-
RTN	RTN	RTN	RTN	RTN	-	-	-	-	-
SLEEF	SLEEF	SLEEF	SLEEF	SLEEF	-	-	-	-	-
LDC	LDC	LDC	LDC	LDC	1	2	3	4	5
LDC	LDC	LDC	LDC	LDC	@ERs, COX	W	W	W	W
LDC	LDC	LDC	LDC	LDC	@ERs : 16, ERBs, COX	W	W	W	W
LDC	LDC	LDC	LDC	LDC	@ERs : 24, ERBs, COX	W	W	W	W
LDC	LDC	LDC	LDC	LDC	@ERs + COX	W	W	W	W
LDC	LDC	LDC	LDC	LDC	@ERs : 16, COX	W	W	W	W
LDC	LDC	LDC	LDC	LDC	@ERs : 24, COX	W	W	W	W
STC	STC	STC	STC	STC	K4	1	2	3	4
STC	STC	STC	STC	STC	COX, @ERs	W	W	W	W
STC	STC	STC	STC	STC	@ERs : 16, ERBs	W	W	W	W
STC	STC	STC	STC	STC	@ERs : 24, ERBs	W	W	W	W
STC	STC	STC	STC	STC	@ERs + COX	W	W	W	W
STC	STC	STC	STC	STC	@ERs : 16, COX	W	W	W	W
STC	STC	STC	STC	STC	@ERs : 24, COX	W	W	W	W
ANDC	ANDC	ANDC	ANDC	ANDC	ANDC : 16, COX	W	W	W	W
ORC	ORC	ORC	ORC	ORC	ORC : 8, COX	W	W	W	W
XORC	XORC	XORC	XORC	XORC	XORC : 8, COX	W	W	W	W
NOP	NOP	NOP	NOP	NOP	NOP	-	-	-	-

【注】 *1: 実行ステート数は、オペコードおよびオペランドが内蔵メモリに存在する場合です。

それ以外の場合は、「2.6 命令実行ステート数」を参照してください。

*2: nはR4LまたはR4の設定値です。

- ① ビット11から桁上がりまたはビット11へ桁下がりが発生したとき "1" にセットされ、それ以外のとき "0" にクリアされます。
- ② ビット27から桁上がりまたはビット27へ桁下がりが発生したとき "1" にセットされ、それ以外のとき "0" にクリアされます。
- ③ 演算結果がゼロのとき、演算前の値を保持し、それ以外のとき "0" にクリアされます。
- ④ 補正結果に桁上がりが発生したとき、"1" にセットされ、それ以外のとき演算前の値を保持します。
- ⑤ Eクロック同期転送命令の実行ステート数は一定ではありません。
- ⑥ 離数が負のとき "1" にセットされ、それ以外のとき "0" にクリアされます。
- ⑦ 離数がゼロのとき、"1" にセットされ、それ以外のとき "0" にクリアされます。
- ⑧ 商が負のとき "1" にセットされ、それ以外のとき "0" にクリアされます。

表2.3 命令コード一覧(1)

命令	二進数コード	オペランド	インストラクションフォーマット							
			第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト
ADD	ADD.B #xx:&Rd	B 8 rd IMM								
	ADD.B Rr,Rd	B 0 8 rd								
	ADD.W #xx:16,Rd	W 7 9 rd IMM								
	ADD.W Rr,Rd	W 0 9 rd IMM								
	ADD.L #xx:32,ERd	L 7 A 1 0 rd IMM								
	ADD.L ERx,ERd	L 0 A 1 ers 0 end IMM								
ADDS	ADDS #1,ERd	L 0 B 0 0 end IMM								
	ADDS #2,ERd	L 0 B 0 0 end IMM								
	ADDS #4,ERd	L 0 B 0 0 end IMM								
	ADDS #8,ERd	L 0 B 0 0 end IMM								
ADDX	ADDX #xx:&Rd	B 9 rd IMM								
	ADDX Rx,Rd	B 0 E rs rd IMM								
AND	AND.B #xx:&Rd	B E rd IMM								
	AND.B Rr,Rd	B 1 6 rs rd IMM								
	AND.W #xx:16,Rd	W 7 9 6 rd IMM								
	AND.W Rr,Rd	W 6 6 rs rd IMM								
	AND.L #xx:32,ERd	L 7 A 6 0 end IMM								
	AND.L ERx,ERd	L 0 1 F 0 6 0 end IMM								
ANDC	ANDC #xx:&CCR	B 0 6 IMM								
BAND	BAND #xx:3,Rd	B 7 6 0 IMM rd								
	BAND #xx:3:@ERd	B 7 C 0 end 0 7 6 0 IMM 0								
	BAND #xx:3:@aa:8	B 7 E ab 7 6 0 IMM 0								
Bcc	BRA d8 (BT d8)	- 4 0 disp								
	BRA d16 (BT d16)	- 5 8 0 0 disp								
	BRN d8 (BF d8)	- 4 1 disp								
	BRN d16 (BF d16)	- 5 3 1 0 disp								
	BHI d8	- 4 2 disp								
	BHI d16	- 5 8 2 0 disp								
	BLS d8	- 4 3 disp								
	BLS d16	- 3 8 3 0 disp								
	BCC d8 (BHIS d8)	- 4 4 disp								
	BCC d16 (BHIS d16)	- 5 8 4 0 disp								
	BCS d8 (BLO d8)	- 4 5 disp								
	BCS d16 (BLO d16)	- 5 8 5 0 disp								
	BNE d8	- 4 6 disp								
	BNE d16	- 5 8 6 0 disp								
	BEQ d8	- 4 7 disp								
	BEQ d16	- 5 8 7 0 disp								
	BVC d8	- 4 8 disp								
	BVC d16	- 5 8 8 0 disp								
	BVS d8	- 4 9 disp								
	BVS d16	- 5 8 9 0 disp								
	BPL d8	- 4 A disp								
	BPL d16	- 5 8 A 0 disp								

表2.3 命令コード一覧 (2)

命令	二進モニック	アドレス	第1バイト	第2バイト	第3バイト	第4バイト	インストラクションフレームアダクト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト
BSC	BM1 d:8	-	4	B	disp								
(横書き)	BM1 d:16	-	5	B	0								
BGE d:8	-	4	C	disp									
BGE d:16	-	5	C	0									
BLT d:8	-	4	D	disp									
BLT d:16	-	5	D	0									
BGT d:8	-	4	E	disp									
BGT d:16	-	5	E	0									
BLE d:8	-	4	F	disp									
BLE d:16	-	5	F	0									
BCLR	BCLR #xx:3,Rd	B	7	2	0 IMM	rd							
	BCLR #xx:3,@ERd	B	7	D	0	ord	0	7	2	0 IMM	0		
	BCLR #xx:3,@abs:8	B	7	F	abs		7	2	0 IMM	0			
	BCLR Rn,Rd	B	6	2	m	rd							
	BCLR Rn,@ERd	B	7	D	0	ord	0	6	2	m	0		
	BCLR Rn,@abs:8	B	7	F	abs		6	2	m	0			
BIAND	BIAND #xx:3,Rd	B	7	6	1 IMM	rd							
	BIAND #xx:3,@ERd	B	7	C	0	ord	0	7	6	1 IMM	0		
	BIAND #xx:3,@abs:8	B	7	E	abs		7	6	1 IMM	0			
BILD	BILD #xx:3,Rd	B	7	7	1 IMM	rd							
	BILD #xx:3,@ERd	B	7	C	0	ord	0	7	7	1 IMM	0		
	BILD #xx:3,@abs:8	B	7	E	abs		7	7	1 IMM	0			
BIOR	BIOR #xx:3,Rd	B	7	4	1 IMM	rd							
	BIOR #xx:3,@ERd	B	7	C	0	ord	0	7	4	1 IMM	0		
	BIOR #xx:3,@abs:8	B	7	E	abs		7	4	1 IMM	0			
BIST	BIST #xx:3,Rd	B	6	7	1 IMM	rd							
	BIST #xx:3,@ERd	B	7	D	0	ord	0	6	7	1 IMM	0		
	BIST #xx:3,@abs:8	B	7	F	abs		6	7	1 IMM	0			
BIXOR	BIXOR #xx:3,Rd	B	7	5	1 IMM	rd							
	BIXOR #xx:3,@ERd	B	7	C	0	ord	0	7	5	1 IMM	0		
	BIXOR #xx:3,@abs:8	B	7	E	abs		7	5	1 IMM	0			
BILD	BILD #xx:3,Rd	B	7	7	0 IMM	rd							
	BILD #xx:3,@ERd	B	7	C	0	ord	0	7	7	0 IMM	0		
	BILD #xx:3,@abs:8	B	7	E	abs		7	7	0 IMM	0			
BNOT	BNOT #xx:3,Rd	B	7	1	0 IMM	rd							
	BNOT #xx:3,@ERd	B	7	D	0	ord	0	7	1	0 IMM	0		
	BNOT #xx:3,@abs:8	B	7	F	abs		7	1	0 IMM	0			
BNOT	BNOT Rn,Rd	B	6	1	m	rd							
	BNOT Rn,@ERd	B	7	C	0	ord	0	6	1	m	0		
	BNOT Rn,@abs:8	B	7	E	abs		7	1	m	0			
BOR	BOR #xx:3,Rd	B	7	4	0 IMM	rd							
	BOR #xx:3,@ERd	B	7	C	0	ord	0	7	4	0 IMM	0		
	BOR #xx:3,@abs:8	B	7	F	abs		7	4	0 IMM	0			

表2.3 命令コード一覧 (3)

命令	モード	アドレス	第1オペラ		第2オペラ		第3オペラ		第4オペラ		第5オペラ		第6オペラ		第7オペラ		第8オペラ		第9オペラ		第10オペラ	
			オペラ	アドレス	オペラ	アドレス																
BSET	BSET #Rx:3.Rd	B 7 0	0IMM	rd	D 0	0	7 0	0	0IMM	0												
	BSET #Rx:3.@ERd	B 7 D	0	0	0	0	7	0	0IMM	0												
	BSET #Rx:3.@m:8	B 7 F	abs																			
	BSET Rx.Rd	B 6 0	m	rd																		
	BSET Rx:@ERd	B 7 D	0	0	0	0	7	0	0IMM	0												
	BSET Rx:@m:8	B 7 F	abs																			
BSR	BSR d:8	— 5	dsp																			
	BSR d:16	— 5	C 0	0																		
BST	BST #Rx:3.Rd	B 6 7	0IMM	rd																		
	BST #Rx:3.@ERd	B 7 D	0	0	0	0	6	7	0IMM	0												
	BST #Rx:3.@m:8	B 7 F	abs																			
BST	BST #Rx:3.Rd	B 7 3	0IMM	rd																		
	BST #Rx:3.@ERd	B 7 C	0	0	0	0	7	3	0IMM	0												
	BST #Rx:3.@m:8	B 7 H	abs																			
BST	BST Rx.Rd	B 6 3	m	rd																		
	BST Rx:@ERd	B 7 C	0	0	0	0	6	3	m	0												
	BST Rx:@m:8	B 7 E	abs																			
BXOR	BXOR #Rx:3.Rd	B 7 3	0IMM	rd																		
	BXOR #Rx:3.@ERd	B 7 C	0	0	0	0	7	5	0IMM	0												
	BXOR #Rx:3.@m:8	B 7 E	abs																			
CMP	CMP B Rx:8.Rd	B A	rd																			
	CMP B Rx:8.Rd	B 1 C	ss	rd																		
	CMP W Rx:16.Rd	W 7 9	2	rd																		
	CMP W Rx:16.Rd	W 1 D	rs	rd																		
	CMP L Rx:32.ERd	L 7 A	2	0	rd																	
	CMP L Rx:32.ERd	L 1 F	1	0	rd																	
DAA	DAA Rd	B 0 F	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
DAS	DAS Rd	B 1 F	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
DEC	DEC B Rd	B 1 A	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	DEC W #1.Rd	W 1 B	5	rd																		
	DEC W #2.Rd	W 1 B	D	rd																		
	DEC L #1.ERd	L 1 B	7	0	rd																	
	DEC L #2.ERd	L 1 B	F	0	rd																	
DIVS	DIVAS.B Rx:8.Rd	B 0 1	D	0	5	1	0	5	1	0	5	1	0	5	1	0	5	1	0	5	1	0
	DIVAS.W Rx:8.Rd	W 0 1	D	0	5	1	0	5	1	0	5	1	0	5	1	0	5	1	0	5	1	0
DIVXU	DIVXUL.B Rx:8.Rd	B 5 1	m	rd																		
	DIVXUL.W Rx:8.Rd	W 5 3	m	0	rd																	
	DEPMOV	DEPMOV.B	— 7	B	5	rd																
	DEPMOV.W	— 7	B	4	rd																	
EXTS	EXTS.W Rd	W 1 7	D	4	5	3	0	5	3	0	5	3	0	5	3	0	5	3	0	5	3	0
	EXTSL.ERd	L 1 7	F	0	rd																	
EXTU	EXTU.W Rd	W 1 7	D	4	5	3	0	5	3	0	5	3	0	5	3	0	5	3	0	5	3	0
	EXTUL.ERd	L 1 7	F	0	rd																	

表2.3 命令コード一覧 (4)

命令	二進数ニット	サイズ	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト
INC	INC.B.Rd	B	0	A	0	rd						
	INC.W#1.Rd	W	0	B	5	rd						
	INC.W#2.Rd	W	0	B	D	rd						
	INC.L#1.Rd	L	0	B	7	0	rd					
	INC.L#2.Rd	L	0	B	F	0	rd					
IMP	IMP@IIRn	--	5	9	0	em	0					
	IMP@#ss:24	--	5	A			abs					
	IMP@#ss:8	--	5	B		abs						
ISR	ISR@IIn	--	5	D	0	em	0					
	ISR@#ss:24	--	5	E			abs					
	ISR@#ss:8	--	5	F		abs						
LDC	LDC.B#3.CCR	B	0	7		IMM						
	LDC.R#3.CCR	B	0	3	0	em						
	LDC.@#BRs.CCR	W	0	1	4	0	6	9	0	em	0	
	LDC.@#(16,FBs).CCR	W	0	1	4	0	6	F	0	em	0	
	LDC.@#(24,FBs).CCR	W	0	1	4	0	7	N	0	em	0	
	LDC.@#BRs+.CCR	W	0	1	4	0	6	D	0	em	0	
	LDC.@#(16,CCR)	W	0	1	4	0	6	B	2	0	0	
	LDC.@#ss:16,CCR	W	0	1	4	0	6	B	0	0	0	
	LDC.@#ss:24,CCR	W	0	1	4	0	6	B	0	0	0	
MOV	MOV.B#ss:8.Rd	B	F	rd		IMM						
	MOV.B.Rs.Rd	B	0	C	rs	rd						
	MOV.B@#ERs.Rd	B	6	S	0	rs	rd					
	MOV.B@#(16,ERs).Rd	B	6	U	0	rs	rd					
	MOV.B@#(24,ERs).Rd	B	7	S	0	rs	rd					
	MOV.B@#ERs+.Rd	B	6	C	0	rs	rd					
	MOV.B@#ss:8.Rd	B	2	rd		abs						
	MOV.B@#ss:16.Rd	B	6	A	0	rd						
	MOV.B@#ss:24.Rd	B	6	A	2	rd						
	MOV.B.Rs@#ERd	B	6	8	1	rd	rs					
	MOV.B.Rs@#(d16,ERd)	B	6	E	1	rd	rs					
	MOV.B.Rs@#(d24,ERd)	B	7	S	0	rd	0					
	MOV.B.Rs@#(16,ERd)	B	6	C	1	rd	rs					
	MOV.B.Rs@#ss:8	B	3	rs		abs						
	MOV.B.Rs@#ss:16	B	6	A	8	rs	rd					
	MOV.B.Rs@#ss:24	B	6	A	A	rs	rd					
	MOV.W#ss:16,Rd	W	7	9	0	rd						
	MOV.W@#ss:16,Rd	W	6	D	0	rs	rd					
	MOV.W.Rs.Rd	W	0	D	rs	rd						
	MOV.W@#ERs,Rd	W	6	9	0	rs	rd					
	MOV.W@#(d16,ERs).Rd	W	6	F	0	rs	rd					
	MOV.W@#(d24,ERs).Rd	W	7	S	0	rs	rd					
	MOV.W@#ss:16,Rd	W	6	D	0	rs	rd					
	MOV.W@#ss:16,Rd	W	6	B	2	rd						
	MOV.W@#ss:24,Rd	W	6	B	2	rd						

表2.3 命令コード一覧 (5)

命令	二進数	サブ										インストラクションオーダマップト										
		第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト	第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト	
MOV (操作)	MOV.W R _a ,@R _d	W	6	9	1	rd	rs															
	MOV.W R _a ,@d16,R _d	W	6	F	1	rd	rs															
	MOV.W R _a ,@d24,R _d	W	7	8	0	rd	0	6	B	A	rs	0	0									
	MOV.W R _a ,@H,R _d	W	6	D	1	rd	rs															
	MOV.W R _a ,@w16	W	6	B	9	rs																
	MOV.W R _a ,@w24	W	6	B	A	rs	0	0														
	MOV.L #x32,R _d	L	7	A	0	0	rd															
	MOV.L ER _a ,R _d	L	0	F	1	rs	0	rd														
	MOV.L @ER _a ,R _d	L	0	1	0	0	0	6	9	0	rs	0	rd									
	MOV.L @d16,ER _a),R _d	L	0	1	0	0	0	6	F	0	rs	0	rd									
	MOV.L @d24,ER _a),R _d	L	0	1	0	0	0	7	8	0	rs	0	rd									
	MOV.L @ER++,R _d	L	0	1	0	0	0	6	D	0	rs	0	rd									
	MOV.L @w16,ER _d	L	0	1	0	0	0	6	B	0	rs	0	rd									
	MOV.L @w24,ER _d	L	0	1	0	0	0	6	B	2	rs	0	rd									
	MOV.L ER _a ,ER _d	L	0	1	0	0	0	6	9	1	rs	0	rd									
	MOV.L ER _a ,@16,ER _d	L	0	1	0	0	0	6	F	1	rs	0	rd									
	MOV.L ER _a ,@24,ER _d	L	0	1	0	0	0	7	8	1	rs	0	rd									
	MOV.L ER _a ,@w16	L	0	1	0	0	0	6	D	0	rs	0	rd									
	MOV.L ER _a ,@w24	L	0	1	0	0	0	6	B	3	rs	0	rd									
	MOVFE	B	6	A	4	rd																
	MOVTF	B	6	A	C	rs																
MULXS	MULXS.B R _a ,R _d	B	0	1	C	0	3	0	A	rd												
	MULXS.W R _a ,R _d	W	0	1	C	0	3	2	A	0	rd											
MULXU	MULXU.B R _a ,R _d	B	5	0	rs	rd																
	MULXU.W R _a ,R _d	W	5	2	rs	0	rd															
NEG	NEG.B R _d	B	1	7	8	rd																
	NEG.W R _d	W	1	7	9	rd																
	NEG.L ER _d	L	1	7	B	0	rd															
NOP	NOP	-	0	0	0	0	0	0	0	0	rd											
NOT	NOT.B R _d	B	1	7	8	rd																
	NOT.W R _d	W	1	7	1	rd																
	NOT.L ER _d	L	1	7	3	0	rd															
OR	OR.B #xx8,R _d	B	C	rd																		
	OR.B R _a ,R _d	B	1	4	rs	rd																
	OR.W #xx16,R _d	W	7	9	4	rd																
	OR.W R _a ,R _d	W	6	4	rs	rd																
	OR.L #xx12,R _d	L	7	A	4	0	rd															
	OR.L ER _a ,R _d	L	0	1	F	0	6	4	0	rs	0	rd										
ORC	ORC #xx8,CCR	B	0	4	IMM																	
POP	POP.W R _n	W	6	D	7	m																
	POP.L ER _n	L	0	1	0	6	D	7	0	m												

表2.3 命令コード一覧 (6)

命令	二進数コード	サブ										インストラクションファンクションマップ									
		第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト	第11バイト	第12バイト	第13バイト	第14バイト	第15バイト	第16バイト	第17バイト	第18バイト	第19バイト	
PUSH	PUSH,W,Rn	W	6	D	F	m															
	PUSH,L,ERd	L	0	1	0	0															
ROTL	ROTL,B,Rd	B	1	2	8	rd															
	ROTL,W,Rd	W	1	2	9	rd															
	ROTL,J,ERd	L	1	2	9	0,end															
ROTR	ROTR,B,Rd	B	1	3	8	rd															
	ROTR,W,Rd	W	1	3	9	rd															
	ROTR,J,ERd	L	1	3	9	0,end															
RODXL	RODXL,B,Rd	B	1	2	0	rd															
	RODXL,W,Rd	W	1	2	1	rd															
	RODXL,J,ERd	L	1	2	3	0,end															
ROTXR	ROTXR,B,Rd	B	1	3	0	rd															
	ROTXR,W,Rd	W	1	3	1	rd															
	ROTXR,J,ERd	L	1	3	3	0,end															
RTE	RTE	—	5	6	7	0															
RTS	RTS	—	5	4	7	0															
SHAL	SHAL,B,Rd	B	1	0	8	rd															
	SHAL,W,Rd	W	1	0	9	rd															
	SHAL,J,ERd	L	1	0	9	0,end															
SHAR	SHAR,B,Rd	B	1	1	8	rd															
	SHAR,W,Rd	W	1	1	9	rd															
	SHAR,J,ERd	L	1	1	9	0,end															
SHLL	SHLL,B,Rd	B	1	0	0	rd															
	SHLL,W,Rd	W	1	0	1	rd															
	SHLL,L,ERd	L	1	0	3	0,end															
SHLR	SHLR,B,Rd	B	1	1	0	rd															
	SHLR,W,Rd	W	1	1	1	rd															
	SHLR,J,ERd	L	1	1	3	0,end															
SLDNP	SLDNP	—	0	1	8	0															
STC	STC,COP,Rd	B	0	2	0	rd															
	STC,COP,B,ERd	W	0	1	4	0															
	STC,COP,B,(#16,ERd)	W	0	1	4	0															
	STC,COP,B,(#24,ERd)	W	0	1	4	0															
	STC,COP,B,-ERd	W	0	1	4	0															
	STC,COP,B,#16	W	0	1	4	0															
	STC,COP,B,#24R	W	0	1	4	0															
SUB	SUB,B,Rs,Rd	B	1	8	m	rd															
	SUB,B,W,Rs,ERd	W	7	9	3	rd															
	SUB,W,Rs,Rd	W	1	9	m	rd															
	SUBL,#m32,ERd	L	7	A	3	0,end															
	SUBL,ERs,ERd	L	1	A	1,end	0,end															

表2.3 命令コード一覧(7)

命令	二進数コード	サブ				インストラクションフオームマップ					
		第1バイト	第2バイト	第3バイト	第4バイト	第5バイト	第6バイト	第7バイト	第8バイト	第9バイト	第10バイト
SUBS	SUBS #1,ERd	L	1	B	0	0,end.					
	SUBS #2,ERd	L	1	B	8	0,end.					
	SUBS #4,ERd	L	1	B	9	0,end.					
SUBX	SUBX #n,B,Rd	B	B	rd	IMM						
	SUBX R,Rd	B	1	E	m	rd					
TRAPA	TRAPA #e2	-	5	7	rd,IMM,0						
XOR	XOR,B,Rd,Rd	B	D	rd	IMM						
	XOR,B,Rd,Rd	B	1	5	m	rd					
	XOR,W,Rd,16,Rd	W	7	5	rd	IMM					
	XOR,W,Rd,Rd	W	6	5	m	rd					
	XOR,I,For32,Rd	L	7	A	5	0,end	IMM				
	XOR,I,ERd,ERd	L	0	1	F	0	6	5	0,em	0,end	
XORC	XORC #n,B,CCH	B	0	5	IMM						

〈記号説明〉

- IMM: イミディエイトデータ (2、3、8、16、32ビット)
- abs: 絶対アドレス (8、16、24ビット)
- disp: ディスプレースメント (8、16、24ビット)
- rs,rd,rm: レジスタフィールド (4ビットで8ビットレジスタまたは16ビットレジスタを指定します。rs, rd, rmはそれぞれオペランド形式のRs, Rd, Rnに対応します。)
- ers,erd,erm: レジスタフィールド (3ビットでアドレスレジスタまたは32ビットレジスタを指定します。ers,erd,ermはそれぞれオペランド形式のERs, ERd, ERnに対応します。)
- レジスタフィールドと汎用レジスタの対応を下表に示します。

アドレスレジスタ 32ビットレジスタ		16ビットレジスタ		8ビットレジスタ	
レジスタフィールド	汎用レジスタ	レジスタフィールド	汎用レジスタ	レジスタフィールド	汎用レジスタ
000	ER0	0000	R0	0000	R0H
001	ER1	0001	R1	0001	R1H
⋮	⋮	⋮	⋮	⋮	⋮
111	ER7	0111	R7	0111	R7H
		1000	E0	1000	R0L
		1001	E1	1001	R1L
		⋮	⋮	⋮	⋮
		1111	E7	1111	R7L

表2.4 オペレーションコードマップ(1)

命令コード :  新1バイト  新2バイト
 AH | AL  BH | BL

 BHの最上位ビットが0の場合を示します。
 BHの最上位ビットが1の場合を示します。

		MOV.B									
		MOV									
		ADD									
AH	AL	0	1	2	3	4	5	6	7	B	9
0	NOP	表2.4(2)	STC	LDC	ORC	XORC	ANDC	LDC	ADD	表2.4(2)	MOV
1	表2.4(2)	表2.4(2)	表2.4(2)	OR	XOR	AND	表2.4(2)	SUB	表2.4(2)	CMP	SUBX
2											表2.4(2)
3											
4	BRA	BRN	BHI	BLS	BCC	BNE	BEQ	BVC	BVS	BPL	BGE
5	MULXU	DIVXU	MULXU	DIVXU	RTS	BSR	RTE	TRAPA	表2.4(2)	JMP	BSR
6	BSET	BNOT	BCLR	BTST	OR	XOR	AND	BST	BST	MOV	JSR
7					BOR	BXOR	BAND	BLD	BLD	EEPMOV	表2.4(3)
8					BIOR	BIXOR	BLAND	BLD	BLD		
9											
A										CMP	
B										SUBX	
C										OR	
D										XOR	
E										AND	
F										MOV	


表2.4 オペレーショントラックマップ(2)

命令コード: 第1バイト 第2バイト
 AH AL BH BL

AH AL	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
01	MOV				LCD	STC		SLEEP								表2.4(3) 表2.4(3)
0A	INC															ADD
0B	ADDS				INC		INC		ADDS							INC
0F	DAA															MOV
10	SHLL				SHLL					SHAL						SHAL
11	SHLR				SHLR					SHAR						SHAR
12	ROTXL				ROTXL					ROTL						ROTL
13	ROTRX				ROTRX					ROTR						ROTR
17	NOT				NOT		EXTU		NEG			NBG		EXTS		EXTS
1A	DEC															SUB
1B	SUBS						DEC		SUB							DEC
1F	DAS															CMP
58	BRA	BRN	BHI	BLS	BCC	BCS	BNE	BEQ	BVC	BVS	BPL	BMI	BGE	BLT	BGT	BLE
79	MOV	ADD	CMP	SUB	OR	XOR	AND									
7A	MOV	ADD	CMP	SUB	OR	XOR	AND									

表2.4 オペレーションコードマップ(3)

命令コード： 第1バイト 第2バイト 第3バイト 第4バイト
AH AL BH BL CH CL DH DL

 DHの最上位ビットが0の場合を示します。
 DHの最上位ビットが1の場合を示します。

命令コード：		CL	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
01C05	MULXS	MULXS																
01D05		DIVXS	DIVXS															
01F06				OR	XOR	AND												
7C06 *1			BTST															
7C07 *1			BTST	BOR	BNOR	BAND	BID											
7D06 *1	BSET	BNOT	BCLR															
7D07 *1	BSET	BNOT	BCLR															
7Eaa6 *2			BTST															
7Eaa7 *2			BTST	BOR	BNOR	BAND	BID											
7Faa6 *2	BSET	BNOT	BCLR															
7Faa7 *2	BSET	BNOT	BCLR															

【注】 *1 r はレジスタ指定部

*2 aa は絶対アドレス指定部

2.6 命令実行ステート数

H8/300H CPUの各命令についての実行状態と実行ステート数の計算方法を示します。

表2.6に各命令の実行状態として、命令実行中に行われる命令フェッチ、データリード／ライト等のサイクル数を示し、表2.5に各々のサイズに必要なステート数を示します。

命令の実行ステート数は次の計算式で計算されます。

$$\text{実行ステート数} = I \cdot S_1 + J \cdot S_J + K \cdot S_K + L \cdot S_L + M \cdot S_M + N \cdot S_N$$

実行ステート数計算例

(例)

アドバンストモード、プログラム領域およびスタック領域を外部空間に設定、内部周辺モジュールアクセス時8ビットバス幅、外部デバイスアクセス時16ビットバス幅で3ステートアクセス1ウェイト挿入とした場合。

1. BSET #0,@FFFFC7:8

表2.6より

$$I = L = 2, J = K = M = N = 0$$

表2.5より

$$S_I = 4, S_L = 3$$

$$\text{実行ステート数} = 2 \times 4 + 2 \times 3 = 14$$

2. JSR @@30

表2.6より

$$I = J = K = 2, L = M = N = 0$$

表2.5より

$$S_I = S_J = S_K = 4$$

$$\text{実行ステート数} = 2 \times 4 + 2 \times 4 + 2 \times 4 = 24$$

表2.5 実行状態（サイクル）に要するステート数

実行状態 (サイクル)	アクセス対象						
	内蔵 メモリ	内蔵周辺モジュール		外部デバイス			
		8ビット バス	16ビット バス	2ステート アクセス	3ステート アクセス	2ステート アクセス	3ステート アクセス
命令フェッチ S_I							
分散アドレスリード S_J		6		4	6+2m		
スタック操作 S_K	2		3			2	3+m*
バイトデータアクセス S_L		3		2	3+m		
ワードデータアクセス S_M		6		4	6+2m		
内部動作 S_N				1			

【注】* MOVFPE、MOVTPPEについては当該LSIのハードウェアマニュアルを参照してください。

〈記号説明〉

m: 外部デバイスアクセス時のウェイトステート数

表2.6 命令実行状態（サイクル数）(1)

命令	ニーモニック	命令フェッチ	分岐アドレス	スタック操作	バイトデータ	ワードデータ	内部動作
		I	J	K	L	M	N
ADD	ADD.B #xx:8,Rd	1					
	ADD.B Rx,Rd	1					
	ADD.W #xx:16,Rd	2					
	ADD.W Rx,Rd	1					
	ADD.L #xx:32,ERd	3					
	ADD.L ERx,ERd	1					
ADDS	ADDS #1/24,ERd	1					
ADDX	ADDX #xx:8,Rd	1					
	ADDX Rx,Rd	1					
AND	AND.B #xx:8,Rd	1					
	AND.B Rx,Rd	1					
	AND.W #xx:16,Rd	2					
	AND.W Rx,Rd	1					
	AND.L #xx:32,ERd	3					
	AND.L ERx,ERd	2					
ANDC	ANDC #xx:8,CCR	1					
BAND	BAND #xx:3,Rd	1					
	BAND #xx:3,@ERd	2				1	
	BAND #xx:3,@aa:8	2				1	
Bcc	BRA d:8 (BT d:8)	2					
	BRN d:8 (BF d:8)	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 (BLO d:8)	2					
	BNE d:8	2					
	BBQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					
	BGT d:8	2					
	BLE d:8	2					
	BRA d:16 (BT d:16)	2					2
	BRN d:16 (BF d:16)	2					2
	BHI d:16	2					2
	BLS d:16	2					2
	BCC d:16 (BHS d:16)	2					2
	BCS d:16 (BLO d:16)	2					2
	BNE d:16	2					2
	BBQ d:16	2					2
	BVC d:16	2					2
	BVS d:16	2					2
	BPL d:16	2					2
	BMI d:16	2					2
	BGE d:16	2					2
	BLT d:16	2					2
	BGT d:16	2					2
	BLE d:16	2					2
BCLR	BCLR #xx:3,Rd	1					
	BCLR #xx:3,@ERd	2				2	
	BCLR #xx:3,@aa:8	2				2	
	BCLR Rx,Rd	1					
	BCLR Rx,@ERd	2				2	
	BCLR Rx,@aa:8	2				2	
BIAND	BIAND #xx:3,Rd	1					
	BIAND #xx:3,@ERd	2				1	
	BIAND #xx:3,@aa:8	2				1	
BILD	BILD #xx:3,Rd	1					
	BILD #xx:3,@ERd	2				1	
	BILD #xx:3,@aa:8	2				1	
BIOR	BIOR #xx:8,Rd	1					
	BIOR #xx:8,@ERd	2				1	
	BIOR #xx:8,@aa:8	2				1	
BIST	BIST #xx:3,Rd	1					
	BIST #xx:3,@ERd	2				2	
	BIST #xx:3,@aa:8	2				2	

表2.6 命令実行状態（サイクル数）(2)

命令	ニーモニック	命令フェッチ	分散アドレス	スタック操作	バイトデータ アクセス	ワードデータ アクセス	内蔵動作
		I	J	K	L	M	N
BXOR	BXOR #xx:3,Rd	1					
	BXOR #xx:3,@ERd	2			1		
	BXOR #xx:3,@aa:8	2			1		
BLD	BLD #xx:3,Rd	1					
	BLD #xx:3,@ERd	2			1		
	BLD #xx:3,@aa:8	2			1		
BNOT	BNOT #xx:3,Rd	1					
	BNOT #xx:3,@ERd	2			2		
	BNOT #xx:3,@aa:8	2			2		
	BNOT Rn,Rd	1					
	BNOT Rn,@ERd	2			2		
	BNOT Rn,@aa:8	2			2		
BOR	BOR #xx:3,Rd	1					
	BOR #xx:3,@ERd	2			1		
	BOR #xx:3,@aa:8	2			1		
BSHT	BSHT #xx:3,Rd	1					
	BSHT #xx:3,@ERd	2			2		
	BSHT #xx:3,@aa:8	2			2		
	BSHT Rn,Rd	1					
	BSHT Rn,@ERd	2			2		
	BSHT Rn,@aa:8	2			2		
BSR	BSR d:8	/-ys	2		1		
		7) n'231	2		2		
	BSR d:16	/-ys	2		1		2
		7) n'231	2		2		2
BST	BST #xx:3,Rd	1					
	BST #xx:3,@ERd	2			2		
	BST #xx:3,@aa:8	2			2		
BTST	BTST #xx:3,Rd	1					
	BTST #xx:3,@ERd	2			1		
	BTST #xx:3,@aa:8	2			1		
	BTST Rn,Rd	1					
	BTST Rn,@ERd	2			1		
	BTST Rn,@aa:8	2			1		
BXOR	BXOR #xx:3,Rd	1					
	BXOR #xx:3,@ERd	2			1		
	BXOR #xx:3,@aa:8	2			1		
CMP	CMP.B #xx:8,Rd	1					
	CMP.B Rn,Rd	1					
	CMP.W #xx:16,Rd	2					
	CMP.W Rn,Rd	1					
	CMP.L #xx:32,ERd	3					
	CMP.L ERn,ERd	1					
DAA	DAA Rd	1					
DAS	DAS Rd	1					
DEC	DEC.B Rd	1					
	DEC.W #1/2,Rd	1					
	DEC.L #1/2,ERd	1					
DIVXS	DIVXS.B Rn,Rd	2					12
	DIVXS.W Rn,ERd	2					20
DIVXU	DIVXU.B Rn,Rd	1					12
	DIVXU.W Rn,ERd	1					20
EPMOV	EPMOV.B	2			2n+2 *1		
	EPMOV.W	2			2n+2 *1		
EXTS	EXTS.W Rd	1					
	EXTS.L ERd	1					
EXTU	EXTU.W Rd	1					
	EXTU.L ERd	1					
INC	INC.B Rd	1					
	INC.W #1/2,Rd	1					
	INC.L #1/2,ERd	1					
JMP	JMP @ERn	2					
	JMP @aa:24	2					2
	JMP @@aa:8	/-ys	2	1			2
		7) n'231	2	2			2
JSR	JSR @ERn	/-ys	2		1		
		7) n'231	2		2		
	JSR @aa:24	/-ys	2		1		2
		7) n'231	2		2		2

表2.6 命令実行状態（サイクル数）(3)

命令	ニーモニック	命令フェッチ	分岐アドレス	スタック操作	バイトデータ		ワードデータ	内部動作	
					リード	J	K	L	M
JSR	JSR @@aa:8	J-Rd	2	1	1				
		J-Rd+n*23	2	2	2				
LDC	LDC #xx:8,CCR	1							
	LDC Ra,CCR	1						1	
	LDC @ERa,CCR	2						1	
	LDC @(d:16,ERa),CCR	3						1	
	LDC @(d:24,ERa),CCR	5						1	
	LDC @ERa+,CCR	2						1	2
	LDC @aa:16,CCR	3						1	
	LDC @aa:24,CCR	4						1	
MOV	MOV.B #xx:8,Rd	1							
	MOV.B Ra,Rd	1							
	MOV.B @ERa,Rd	1					1		
	MOV.B @(d:16,ERa),Rd	2					1		
	MOV.B @(d:24,ERa),Rd	4					1		
	MOV.B @ERa+,Rd	1					1		
	MOV.B @aa:8,Rd	1					1		2
	MOV.B @aa:16,Rd	2					1		
	MOV.B @aa:24,Rd	3					1		
	MOV.B Ra,@ERd	1					1		
	MOV.B Ra,@(d:16,ERd)	2					1		
	MOV.B Ra,@(d:24,ERd)	4					1		
	MOV.B Ra,@-ERd	1					1		2
	MOV.B Ra,@aa:8	1					1		
	MOV.B Ra,@aa:16	2					1		
	MOV.B Ra,@aa:24	3					1		
	MOV.W #xx:16,Rd	2							
	MOV.W Ra,Rd	1							
	MOV.W @ERa,Rd	1						1	
	MOV.W @(d:16,ERa),Rd	2						1	
	MOV.W @(d:24,ERa),Rd	4						1	
	MOV.W @ERa+,Rd	1						1	
	MOV.W @aa:16,Rd	2						1	2
	MOV.W @aa:24,Rd	3						1	
	MOV.W Ra,@ERd	1						1	
	MOV.W Ra,@(d:16,ERd)	2						1	
	MOV.W Ra,@(d:24,ERd)	4						1	
	MOV.W Ra,@-ERd	1						1	2
	MOV.W Ra,@aa:16	2						1	
	MOV.W Ra,@aa:24	3						1	
	MOV.L #xx:32,ERd	3							
	MOV.L ERa,ERd	1							
	MOV.L @ERa,ERd	2						2	
	MOV.L @(d:16,ERa),ERd	3						2	
	MOV.L @(d:24,ERa),ERd	5						2	
	MOV.L @ERa+,ERd	2						2	
	MOV.L @aa:16,ERd	3						2	2
	MOV.L @aa:24,ERd	4						2	
	MOV.L ERa,@ERd	2						2	
	MOV.L ERa,@(d:16,ERd)	3						2	
	MOV.L ERa,@(d:24,ERd)	5						2	
	MOV.L ERa,@-ERd	2						2	2
	MOV.L ERa,@aa:16	3						2	
	MOV.L ERa,@aa:24	4						2	
MOVFPE	MOVFPE @aa:16,Rd	2				1~2			
MOVTFPE	MOVTFPE Ra,@aa:16	2				1~2			
MULXS	MULXS.B Ra,Rd	2							12
	MULXS.W Ra,ERd	2							20
MULXU	MULXU.B Ra,Rd	1							12
	MULXU.W Ra,ERd	1							20
NEG	NEG.B Rd	1							
	NEG.W Rd	1							
	NEG.L ERd	1							
NOP	NOP	1							
NOT	NOT.B Rd	1							
	NOT.W Rd	1							
	NOT.L ERd	1							
OR	OR.B #xx:8,Rd	1							
	OR.B Ra,Rd	1							

表2.6 命令実行状態（サイクル数）(4)

命令	ニーモニック	命令フェッチ	分散アドレス	スタック操作	バイトデータ	ワードデータ	内部動作
		I	J	K	L	M	N
OR	OR.W #xx:16,Rd	2					
	OR.W Rx,Rd	1					
	OR.L #xx:32,ERd	3					
	OR.L ERx,ERd	2					
ORC	ORC #xx:8,CCR	1					
POP	POP.W Rx	1				1	2
	POP.L ERx	2				2	1
PUSH	PUSH.W Rx	1				1	2
	PUSH.L ERx	2				2	3
ROTL	ROTL.B Rd	1					
	ROTL.W Rd	1					
	ROTL.L ERd	1					
ROTR	ROTR.B Rd	1					
	ROTR.W Rd	1					
	ROTR.L ERd	1					
ROTXL	ROTXL.B Rd	1					
	ROTXL.W Rd	1					
	ROTXL.L ERd	1					
ROTXR	ROTXR.B Rd	1					
	ROTXR.W Rd	1					
	ROTXR.L ERd	1					
RTE	RTE	2			2		2
RTS	RTS	2		1			2
	RTS	2		2			2
SHAL	SHAL.B Rd	1					
	SHAL.W Rd	1					
	SHAL.L ERd	1					
SHAR	SHAR.B Rd	1					
	SHAR.W Rd	1					
	SHAR.L ERd	1					
SHLL	SHLL.B Rd	1					
	SHLL.W Rd	1					
	SHLL.L ERd	1					
SHLR	SHLR.B Rd	1					
	SHLR.W Rd	1					
	SHLR.L ERd	1					
SLEEP	SLEEP	1					
STC	STC CCR,Rd	1					
	STC CCR,@ERd	2					
	STC CCR,@(4:16,ERd)	3					
	STC CCR,@(4:24,ERd)	5					
	STC CCR,@-ERd	2					
	STC CCR,@xx:16	3					
	STC CCR,@xx:24	4					
SUB	SUB.B Rx,Rd	1					
	SUB.W #xx:16,Rd	2					
	SUB.W Rx,Rd	1					
	SUB.L #xx:32,ERd	3					
	SUBL ERx,ERd	1					
SUBX	SUBX #xx:8,Rd	1					
	SUBX Rx,Rd	1					
TRAPA	TRAPA #x:2	2		1	2		4
	TRAPA #x:2	2		2	2		4
XOR	XOR.B #xx:8,Rd	1					
	XOR.B Rx,Rd	1					
	XOR.W #xx:16,Rd	2					
	XOR.W Rx,Rd	1					
	XOR.L #xx:32,ERd	3					
	XOR.L ERx,ERd	2					
XORC	XORC #xx:8,CCR	1					

【注】*1 nはR4L,R4の設定値です。ソース側、デスティネーション側のアクセスが、それぞれ(n+1)回行われます。

*2 データアクセスに必要なストート数は、当該LSIのハードウェアマニュアルを参照してください。

2.7 コンディションコードの変化

CPUの各命令について、命令実行後のコンディションコードの変化を示します。
以下に、表中で使われている記号を説明します。

$m = \begin{cases} 31 & : ロングワードサイズのとき \\ 15 & : ワードサイズのとき \\ 7 & : バイトサイズのとき \end{cases}$	
S_i	: ソースオペランドのビット <i>i</i>
D_i	: アスティネーションオペランドのビット <i>i</i>
R_i	: 結果のビット <i>i</i>
D_n	: アスティネーションオペランドの指定されたビット
-	: 影響なし
\ddagger	: 実行結果に応じて変化(定義参照)
0	: 常に"0"にクリア
1	: 常に"1"にセット
*	: 値を保証しません。
Z	: 実行前のZフラグ
C	: 実行前のCフラグ

表2.7 コンディションコードの変化(1)

命 令	H	N	Z	V	C	定 義
ADD	↑	↑	↑	↑	↑	$H = S_m \cdot D_m \cdot R_m + D_m \cdot R_m \cdot S_m + R_m \cdot S_m$ $N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V = S_m \cdot D_m \cdot \overline{R_m} + S_m \cdot \overline{D_m} \cdot R_m$ $C = S_m \cdot D_m + D_m \cdot \overline{R_m} + S_m \cdot \overline{R_m}$
ADDS	-	-	-	-	-	
ADDX	↑	↑	↑	↑	↑	$H = S_m \cdot D_m \cdot R_m + D_m \cdot R_m \cdot S_m + S_m \cdot R_m$ $N = R_m$ $Z = Z \cdot \overline{R_m} \cdot \dots \cdot \overline{R_0}$ $V = S_m \cdot D_m \cdot \overline{R_m} + S_m \cdot \overline{D_m} \cdot R_m$ $C = S_m \cdot D_m + D_m \cdot \overline{R_m} + S_m \cdot \overline{R_m}$
AND	-	↑	↑	0	-	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
ANDC	↑	↑	↑	↑	↑	実行結果の対応するビットの値が格納されます。
BAND	-	-	-	-	↑	$C = C \cdot D_n$
Bcc	-	-	-	-	-	
BCLR	-	-	-	-	-	
BIAND	-	-	-	-	↑	$C = C \cdot \overline{D_n}$
BILD	-	-	-	-	↑	$C = \overline{D_n}$
BIOR	-	-	-	-	↑	$C = C + \overline{D_n}$
BIST	-	-	-	-	-	
BIXOR	-	-	-	-	↑	$C = C \cdot D_n + \overline{C} \cdot \overline{D_n}$
BLD	-	-	-	-	↑	$C = D_n$
BNOT	-	-	-	-	-	
BOR	-	-	-	-	↑	$C = C + D_n$
BSET	-	-	-	-	-	
BSR	-	-	-	-	-	
BST	-	-	-	-	-	
BTST	-	-	↑	-	-	$Z = \overline{D_n}$
BXOR	-	-	-	-	↑	$C = C \cdot \overline{D_n} + \overline{C} \cdot D_n$
CMP	↑	↑	↑	↑	↑	$H = S_m \cdot D_m \cdot R_m + D_m \cdot R_m \cdot S_m + S_m \cdot R_m$ $N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V = \overline{S_m} \cdot D_m \cdot \overline{R_m} + S_m \cdot \overline{D_m} \cdot R_m$ $C = S_m \cdot \overline{D_m} + \overline{D_m} \cdot R_m + S_m \cdot R_m$
DAA	*	↑	↑	*	↑	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ C : 10進加算のキャリ
DAS	*	↑	↑	*	↑	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ C : 10進減算のボロー
DEC	-	↑	↑	↑	-	$N = R_m$ $Z = \overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V = D_m \cdot \overline{R_m}$

表2.7 コンディションコードの変化(2)

命 令	H	N	Z	V	C	定 義
DIVXS	-	↑	↑	-	-	$N=S_m \cdot \overline{D_m} + \overline{S_m} \cdot D_m$ $Z=\overline{S_m} \cdot \overline{S_{m-1}} \cdot \dots \cdot \overline{S_0}$
DIVXU	-	↑	↑	-	-	$N=S_m$ $Z=\overline{S_m} \cdot \overline{S_{m-1}} \cdot \dots \cdot \overline{S_0}$
EPMOV	-	-	-	-	-	
EXTS	-	↑	↑	0	-	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
EXTU	-	0	↑	0	-	$Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
INC	-	↑	↑	↑	-	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V=D_m \cdot \overline{R_m}$
JMP	-	-	-	-	-	
JSR	-	-	-	-	-	
LDC	↑	↑	↑	↑	↑	実行結果の対応するビットの値が格納されます。
MOV	-	↑	↑	0	-	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
MOVFPE	-	↑	↑	0	-	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
MOVTPE	-	↑	↑	0	-	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
MULXS	-	↑	↑	-	-	$N=R_{2m}$ $Z=\overline{R_{2m}} \cdot \overline{R_{2m-1}} \cdot \dots \cdot \overline{R_0}$
MULXU	-	-	-	-	-	
NEG	↑	↑	↑	↑	↑	$H=D_{m-4} + R_{m-4}$ $N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V=D_m \cdot R_m$ $C=D_m + R_m$
NOP	-	-	-	-	-	
NOT	-	↑	↑	0	-	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
OR	-	↑	↑	0	-	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
ORC	↑	↑	↑	↑	↑	実行結果の対応するビットの値が格納されます。
POP	-	↑	↑	0	-	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
PUSH	-	↑	↑	0	-	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
ROTL	-	↑	↑	0	↑	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $C=D_m$
ROTR	-	↑	↑	0	↑	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $C=D_0$


表2.7 コンディションコードの変化(3)

命 令	H	N	Z	V	C	定 義
ROTXL	-	↑	↑	0	↑	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $C=D_m$
ROTXR	-	↑	↑	0	↑	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $C=D_0$
RTS	-	-	-	-	-	
RTE	↑	↑	↑	↑	↑	実行結果の対応するビットの値が格納されます。
SHAL	-	↑	↑	↑	↑	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V=D_m \cdot \overline{D_{m-1}} + D_m \cdot \overline{D_{m-1}}$ $C=D_m$
SHAR	-	↑	↑	0	↑	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $C=D_0$
SHLL	-	↑	↑	0	↑	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $C=D_m$
SHLR	-	↑	↑	0	↑	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $C=D_0$
SLEEP	-	-	-	-	-	
STC	-	-	-	-	-	
SUB	↑	↑	↑	↑	↑	$H=S_{m-4} \cdot \overline{D_{m-4}} + \overline{D_{m-4}} \cdot R_{m-4} + S_{m-4} \cdot R_{m-4}$ $N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$ $V=\overline{S_m} \cdot D_m \cdot \overline{R_m} + S_m \cdot \overline{D_m} \cdot R_m$ $C=S_m \cdot \overline{D_m} + \overline{D_m} \cdot R_m + S_m \cdot R_m$
SUBS	-	-	-	-	-	
SUBX	↑	↑	↑	↑	↑	$H=S_{m-4} \cdot \overline{D_{m-4}} + \overline{D_{m-4}} \cdot R_{m-4} + S_{m-4} \cdot R_{m-4}$ $N=R_m$ $Z=\overline{Z'} \cdot \overline{R_m} \cdot \dots \cdot \overline{R_0}$ $V=\overline{S_m} \cdot D_m \cdot \overline{R_m} + S_m \cdot \overline{D_m} \cdot R_m$ $C=S_m \cdot \overline{D_m} + \overline{D_m} \cdot R_m + S_m \cdot R_m$
TRAPA	-	-	-	-	-	
XOR	-	↑	↑	0	-	$N=R_m$ $Z=\overline{R_m} \cdot \overline{R_{m-1}} \cdot \dots \cdot \overline{R_0}$
XORC	↑	↑	↑	↑	↑	実行結果の対応するビットの値が格納されます。

2.8 命令実行中のバス状態

H8/300H CPUの個々の命令についての実行状態を表2.8に示します。実行状態に必要なステート数に関しては、「表2.5 実行状態（サイクル）に要するステート数」を参照してください。

《表の見方》



《記号説明》

R:B	バイトサイズリードを行います。
R:W	ワードサイズリードを行います。
W:B	バイトサイズライトを行います。
W:W	ワードサイズライトを行います。
2nd	第2ワード（第3・第4バイト）のアドレスです。
3rd	第3ワード（第5・第6バイト）のアドレスです。
4th	第4ワード（第7・第8バイト）のアドレスです。
5th	第5ワード（第9・第10バイト）のアドレスです。
NEXT	実行中の命令の直後の命令の先頭アドレスです。
EA	実効アドレスです。
VEC	ベクタアドレスです。

8ビットバス・3ステートアクセス・ウェイトなしの場合、上記命令実行中のアドレスバス、 \overline{RD} 、 \overline{WR} (HWR または LWR) のタイミングを図2.1に示します。




図2.1 アドレスバス、RD、WR(HWRまたはLWR)のタイミング
(8ビットバス・3ステートアクセス・ウェイトなしの場合)

表2.8 命令の実行状態 (1)

命令	1	2	3	4	5	6	7	8
ADD.B #xx:8,Rd	R/W NEXT							
ADD.B Rx,Rd	R/W NEXT							
ADD.W #xx:16,Rd	R/W 2nd	R/W NEXT						
ADD.W Rx,Rd	R/W NEXT							
ADD.L #xx:32,ERd	R/W 2nd	R/W 3rd	R/W NEXT					
ADD.L ERx,ERd	R/W NEXT							
ADDS #1,2@,ERd	R/W NEXT							
ADDX #XX:8,Rd	R/W NEXT							
ADDX Rx,Rd	R/W NEXT							
AND.B #xx:8,Rd	R/W NEXT							
AND.B Rx,Rd	R/W NEXT							
AND.W #xx:16,Rd	R/W 2nd	R/W NEXT						
AND.W Rx,Rd	R/W NEXT							
AND.L #xx:32,ERd	R/W 2nd	R/W 3rd	R/W NEXT					
AND.L ERx,ERd	R/W NEXT							
ANDC #xx:8,CCR	R/W NEXT							
BAND #xx:3,Rd	R/W NEXT							
BAND #xx:3,@xx:8	R/W 2nd	R/B EA	R/W NEXT					
BANL #xx:3,ERd	R/W 2nd	R/B EA	R/W NEXT					
BRA d8 (BT d8)	R/W NEXT	R/W EA						
BRA d8 (BP d8)	R/W NEXT	R/W EA						
BHI d8	R/W NEXT	R/W EA						
BLS d8	R/W NEXT	R/W EA						
BCC d8 (BHIS d16)	R/W NEXT	R/W EA						
BCS d8 (BLO d16)	R/W NEXT	R/W EA						
BNE d8	R/W NEXT	R/W EA						
BRQ d8	R/W NEXT	R/W EA						
BVC d8	R/W NEXT	R/W EA						
BVS d8	R/W NEXT	R/W EA						
BPL d8	R/W NEXT	R/W EA						
BMI d8	R/W NEXT	R/W EA						
BGE d8	R/W NEXT	R/W EA						
BLT d8	R/W NEXT	R/W EA						
BGT d8	R/W NEXT	R/W EA						
BLE d8	R/W NEXT	R/W EA						
BRA d16 (BT d16)	R/W 2nd	内部動作21#ト	R/W EA					
BRA d16 (BP d16)	R/W 2nd	内部動作22#ト	R/W EA					
BHI d16	R/W 2nd	内部動作23#ト	R/W EA					
BLS d16	R/W 2nd	内部動作22#ト	R/W EA					
BCC d16 (BHIS d16)	R/W 2nd	内部動作22#ト	R/W EA					
BCS d16 (BLO d16)	R/W 2nd	内部動作22#ト	R/W EA					
BNE d16	R/W 2nd	内部動作22#ト	R/W EA					
BRQ d16	R/W 2nd	内部動作22#ト	R/W EA					
BVC d16	R/W 2nd	内部動作22#ト	R/W EA					
BVS d16	R/W 2nd	内部動作22#ト	R/W EA					
BPL d16	R/W 2nd	内部動作22#ト	R/W EA					
BMI d16	R/W 2nd	内部動作22#ト	R/W EA					
BGE d16	R/W 2nd	内部動作22#ト	R/W EA					
BLT d16	R/W 2nd	内部動作22#ト	R/W EA					
BGT d16	R/W 2nd	内部動作22#ト	R/W EA					
BLE d16	R/W 2nd	内部動作22#ト	R/W EA					
BCLR #xx:3,Rd	R/W NEXT							
BCLR #xx:3,@ERd	R/W 2nd	R/B EA	R/W NEXT	W/B EA				
BCLR #xx:3,@xx:8	R/W 2nd	R/B EA	R/W NEXT	W/B EA				
BCLR Rx,Rd	R/W NEXT							
BCLR Rx,@ERd	R/W 2nd	R/B EA	R/W NEXT	W/B EA				
BCLR Rx,@xx:8	R/W 2nd	R/B EA	R/W NEXT	W/B EA				
BIAND #xx:3,Rd	R/W NEXT							
BIAND #xx:3,@ERd	R/W 2nd	R/B EA	R/W NEXT					
BIAND #xx:3,@xx:8	R/W 2nd	R/B EA	R/W NEXT					
BILD #xx:3,Rd	R/W NEXT							
BILD #xx:3,@ERd	R/W 2nd	R/B EA	R/W NEXT					
BILD #xx:3,@xx:8	R/W 2nd	R/B EA	R/W NEXT					
BICR #xx:8,Rd	R/W NEXT							
BICR #xx:8,@ERd	R/W 2nd	R/B EA	R/W NEXT					
BICR #xx:8,@xx:8	R/W 2nd	R/B EA	R/W NEXT					
BIST #xx:3,Rd	R/W NEXT							
BIST #xx:3,@ERd	R/W 2nd	R/B EA	R/W NEXT	W/B EA				
BIST #xx:3,@xx:8	R/W 2nd	R/B EA	R/W NEXT	W/B EA				
BIXOR #xx:3,Rd	R/W NEXT							
BIXOR #xx:3,@ERd	R/W 2nd	R/B EA	R/W NEXT					
BIXOR #xx:3,@xx:8	R/W 2nd	R/B EA	R/W NEXT					

表2.8 命令の実行状態(2)

命令	1	2	3	4	5	6	7	8
BLD #xx:3,Rd	R/W NEXT							
BLD #xx:3,RRd	R/W 2nd	R:B EA	R/W NEXT					
BLD #xx:3,@xx:8	R/W 2nd	R:B EA	R/W NEXT					
BNOT #xx:3,Rd	R/W NEXT							
BNOT #xx:3,@ERd	R/W 2nd	R:B EA	R/W NEXT	W:B EA				
BNOT #xx:3,@xx:8	R/W 2nd	R:B EA	R/W NEXT	W:B EA				
BNOT Ra,Rd	R/W NEXT							
BNOT Ra,@ERd	R/W 2nd	R:B EA	R/W NEXT	W:B EA				
BNOT Ra,@xx:8	R/W 2nd	R:B EA	R/W NEXT	W:B EA				
BOB #xx:3,Rd	R/W NEXT							
BOB #xx:3,@ERd	R/W 2nd	R:B EA	R/W NEXT					
BOB #xx:3,@xx:8	R/W 2nd	R:B EA	R/W NEXT					
BSHT #xx:3,Rd	R/W NEXT							
BSHT #xx:3,@ERd	R/W 2nd	R:B EA	R/W NEXT	W:B EA				
BSHT #xx:3,@xx:8	R/W 2nd	R:B EA	R/W NEXT	W:B EA				
BSHT Ra,Rd	R/W NEXT							
BSHT Ra,@ERd	R/W 2nd	R:B EA	R/W NEXT	W:B EA				
BSHT Ra,@xx:8	R/W 2nd	R:B EA	R/W NEXT	W:B EA				
BSR d:8	/-#	R/W NEXT	R:B EA	W/W AP#P				
	71'~'201	R/W NEXT	R:B EA	W/W AP#P(L)	W/W AP#P(L)			
BSR d:16	/-#	R/W 2nd	内部動作23#-1	R:B EA	W/W AP#P			
	71'~'201	R/W 2nd	内部動作23#-1	R:B EA	W/W AP#P(L)	W/W AP#P(L)		
BST #xx:3,Rd	R/W NEXT							
BST #xx:3,@ERd	R/W 2nd	R:B EA	R/W NEXT	W:B EA				
BST #xx:3,@xx:8	R/W 2nd	R:B EA	R/W NEXT	W:B EA				
BTST #xx:3,Rd	R/W NEXT							
BTST #xx:3,@ERd	R/W 2nd	R:B EA	R/W NEXT					
BTST #xx:3,@xx:8	R/W 2nd	R:B EA	R/W NEXT					
BTST Ra,Rd	R/W NEXT							
BTST Ra,@ERd	R/W 2nd	R:B EA	R/W NEXT					
BTST Ra,@xx:8	R/W 2nd	R:B EA	R/W NEXT					
BXOR #xx:3,Rd	R/W NEXT							
BXOR #xx:3,@ERd	R/W 2nd	R:B EA	R/W NEXT					
BXOR #xx:3,@xx:8	R/W 2nd	R:B EA	R/W NEXT					
CMP,B #xx:8,Rd	R/W NEXT							
CMP,B Ra,Rd	R/W NEXT							
CMP,W #xx:16,Rd	R/W 2nd	R/W NEXT						
CMP,W Ra,Rd	R/W NEXT							
CMP,L #xx:32,ERd	R/W 2nd	R:W 3rd	R/W NEXT					
CMP,L ERd,ERd	R/W NEXT							
DAA Rd	R/W NEXT							
DAS Rd	R/W NEXT							
DEC,B Rd	R/W NEXT							
DEC,W #1,GRd	R/W NEXT							
INC,L #1,GRd	R/W NEXT							
DIVX32,B Ra,Rd	R/W 2nd	R/W NEXT	内部動作1 2 ステート					
DIVX32,W Ra,Rd	R/W 2nd	R/W NEXT	内部動作2 0 ステート					
DIVX16,B Ra,Rd	R/W NEXT	内部動作1 2 ステート						
DIVX16,W Ra,Rd	R/W NEXT	内部動作2 0 ステート						
SEPMOV,B	R/W 2nd	R:B EA# *1	R:B EA# *1	R:B EA# *2	W:B EA# *2	R/W NEXT		
SEPMOV,W	R/W 2nd	R:B EA# *1	R:B EA# *1	R:B EA# *2	W:B EA# *2	R/W NEXT		
EXTS,W,Rd	R/W NEXT				---回繰り返す--- *2			
EXTS,L,Rd	R/W NEXT							
EXTU,W,Rd	R/W NEXT							
EXTU,L,Rd	R/W NEXT							
INC,B,Rd	R/W NEXT							
INC,W #1,GRd	R/W NEXT							
INC,L #1,GRd	R/W NEXT							
IMP,@ERd	R/W NEXT	R:B EA						
IMP,@xx:24	R/W 2nd	内部動作23#-1	R:B EA					
IMP,@xx:8	/-#	R/W NEXT	R:W xx:8	内部動作23#-1	R:W EA			
	71'~'201	R/W NEXT	R:W xx:8	内部動作23#-1	R:W EA			
JSR,@ERd	/-#	R/W NEXT	R:B EA	W/W AP#P				
	71'~'201	R/W NEXT	R:B EA	W/W AP#P(L)	W/W AP#P(L)			
JSR,@xx:24	/-#	R/W 2nd	内部動作23#-1	R:B EA	W/W AP#P			
	71'~'201	R/W 2nd	内部動作23#-1	R:B EA	W/W AP#P(L)	W/W AP#P(L)		
JSR,@xx:8	/-#	R/W NEXT	R:W xx:8	W/W AP#P	R:W EA			
	71'~'201	R/W NEXT	R:W xx:8	W/W AP#P(L)	W/W AP#P(L)	R:W EA		
LDC #xx:8,CCR	R/W NEXT							
LDC Ra,CCR	R/W NEXT							
LDC @ERx,CCR	R/W 2nd	R/W NEXT	R:B EA					

表2.8 命令の実行状態 (3)

命令	1	2	3	4	5	6	7	8
LDC #@#15,ERd,CCR	R/W 2nd	R/W 3rd	R/W NEXT	R/W EA				
LDC #@#24,ERd,CCR	R/W 2nd	R/W 3rd	R/W 4th	R/W 5th	R/W NEXT	R/W EA		
LDC #@ERa+,CCR	R/W 2nd	R/W NEXT	内部動作23P-1	R/W EA				
LDC #@#15,CCR	R/W 2nd	R/W 3rd	R/W NEXT	R/W EA				
LDC #@#24,CCR	R/W 2nd	R/W 3rd	R/W 4th	R/W NEXT	R/W EA			
MOV.B #aa:5,Rd	R/W NEXT							
MOV.B Rb,Rd	R/W NEXT							
MOV.B @ERa,Rd	R/W NEXT	R/B EA						
MOV.B @#(15,ERa),Rd	R/W 2nd	R/W NEXT	R/B EA					
MOV.B @#(24,ERa),Rd	R/W 2nd	R/W 3rd	R/W 4th	R/W NEXT	R/B EA			
MOV.B @ERa+,Rd	R/W NEXT	内部動作23P-1	R/B EA					
MOV.B @#aa:5,Rd	R/W NEXT	R/B EA						
MOV.B @#aa:15,Rd	R/W 2nd	R/W NEXT	R/B EA					
MOV.B @#aa:24,Rd	R/W 2nd	R/W 3rd	R/W NEXT	R/B EA				
MOV.B Ra,@ERd	R/W NEXT	W/B EA						
MOV.B Ra,@#(15,ERd)	R/W 2nd	R/W NEXT	W/B EA					
MOV.B Ra,@#(24,ERd)	R/W 2nd	R/W 3rd	R/W 4th	R/W NEXT	W/B EA			
MOV.B Ra,@ERd	R/W NEXT	内部動作23P-1	W/B EA					
MOV.B Ra,@Ra:3	R/W NEXT	W/B EA						
MOV.B Ra,@Ra:15	R/W 2nd	R/W NEXT	W/B EA					
MOV.B Ra,@#aa:24	R/W 2nd	R/W 3rd	R/W NEXT	W/B EA				
MOV.W #aa:15,Rd	R/W 2nd	R/W NEXT						
MOV.W Rb,Rd	R/W NEXT							
MOV.W @ERa,Rd	R/W NEXT	R/W EA						
MOV.W @#(15,ERa),Rd	R/W 2nd	R/W 3rd	R/W EA					
MOV.W @#(24,ERa),Rd	R/W 2nd	R/W 3rd	R/W 4th	R/W NEXT	R/W EA			
MOV.W @ERa+,Rd	R/W NEXT	内部動作23P-1	R/W EA					
MOV.W @#aa:15,Rd	R/W 2nd	R/W NEXT	R/W EA					
MOV.W @#aa:24,Rd	R/W 2nd	R/W 3rd	R/W 4th	R/W NEXT	R/W EA			
MOV.W Ra,@ERd	R/W NEXT	W/W EA						
MOV.W Ra,@#(15,ERd)	R/W 2nd	R/W NEXT	W/W EA					
MOV.W Ra,@#(24,ERd)	R/W 2nd	R/W 3rd	R/W 4th	R/W NEXT	W/W EA			
MOV.W Ra,@ERd	R/W NEXT	内部動作23P-1	W/W EA					
MOV.W Ra,@Ra:15	R/W 2nd	R/W NEXT	W/W EA					
MOV.W Ra,@#aa:24	R/W 2nd	R/W 3rd	R/W NEXT	W/W EA				
MOV.L #aa:32,ERd	R/W 2nd	R/W 3rd	R/W NEXT	R/W EA				
MOV.L @ERa,ERd	R/W NEXT							
MOV.L @#(15,ERd)	R/W 2nd	R/W 3rd	R/W EA	R/W EA+2				
MOV.L @#(24,ERd)	R/W 2nd	R/W 3rd	R/W EA	R/W EA+2				
MOV.L @ERa+,ERd	R/W 2nd	R/W 3rd	R/W 4th	R/W 5th	R/W NEXT	R/W EA	R/W EA+2	
MOV.L @ERa+,JERd	R/W 2nd	R/W NEXT	内部動作23P-1	R/W EA	R/W EA+2			
MOV.L @#aa:15,ERd	R/W 2nd	R/W 3rd	R/W NEXT	R/W EA	R/W EA+2			
MOV.L @#aa:24,ERd	R/W 2nd	R/W 3rd	R/W 4th	R/W NEXT	R/W EA	R/W EA+2		
MOV.L Ra,@ERd	R/W 2nd	R/W NEXT	W/W EA	W/W EA+2				
MOV.L Ra,@#(15,ERd)	R/W 2nd	R/W 3rd	R/W NEXT	W/W EA	W/W EA+2			
MOV.L Ra,@#(24,ERd)	R/W 2nd	R/W 3rd	R/W 4th	R/W NEXT	W/W EA	W/W EA+2		
MOV.L Ra,@ERd	R/W 2nd	R/W NEXT	内部動作23P-1	W/W EA	W/W EA+2			
MOV.L Ra,@Ra:15	R/W 2nd	R/W NEXT	W/W EA	W/W EA+2				
MOV.L Ra,@#aa:24	R/W 2nd	R/W 3rd	R/W 4th	R/W NEXT	W/W EA	W/W EA+2		
MVNTP @#aa:15,Rd	R/W 2nd	内部動作23P-1	R/W *3 EA					
MVNTP Ra,@#aa:15	R/W 2nd	内部動作23P-1	W/B *3 EA					
MULXSB.B Ra,Rd	R/W 2nd	R/W NEXT	内部動作12ステート					
MULXSW.W Ra,ERd	R/W 2nd	R/W NEXT	内部動作20ステート					
MULXUB Ra,Rd	R/W NEXT	内部動作12ステート						
MULXUW.W Ra,ERd	R/W NEXT	内部動作20ステート						
NEG.B R4	R/W NEXT							
NEG.W R4	R/W NEXT							
NEG.L ER4	R/W NEXT							
NOP	R/W NEXT							
NOT.B R4	R/W NEXT							
NOT.W R4	R/W NEXT							
NOT.L ER4	R/W NEXT							
OR.B #aa:8,Rd	R/W NEXT							
OR.B Ra,Rd	R/W NEXT							
OR.W #aa:15,Rd	R/W 2nd	R/W NEXT						
OR.W Ra,Rd	R/W NEXT							
OR.L #aa:32,ERd	R/W 2nd	R/W 3rd	R/W NEXT					
OR.L Ra,@ERd	R/W 2nd	R/W NEXT						
ORC #aa:8,CCR	R/W NEXT							
POP.W Ra	R/W NEXT	内部動作23P-1	R/W J#7					
POP.L Ra	R/W 2nd	R/W NEXT	内部動作23P-1	R/W J#7(D)	R/W J#7(L)			

表2.8 命令の実行状態 (4)

命令	1	2	3	4	5	6	7	8
PUSHLW Rn	R/W NEXT	内部動作23H→	W/W APnH					
PUSHL_ERn	R/W 3rd	R/W NEXT	内部動作23H→	W/W APnH(L)	W/W APnH(H)			
ROTLB_Rd	R/W NEXT							
ROTL_W_Rd	R/W NEXT							
ROTL_L_ERd	R/W NEXT							
ROTR_B_Rd	R/W NEXT							
ROTR_W_Rd	R/W NEXT							
ROTR_L_ERd	R/W NEXT							
ROTXL_B_Rd	R/W NEXT							
ROTXL_W_Rd	R/W NEXT							
ROTXL_L_ERd	R/W NEXT							
RTS	R/W NEXT	R/W APnH(H)	R/W APnH(L)	内部動作23H→	R/W *4			
RTS	J-16	R/W NEXT	R/W APnH	内部動作23H→	R/W *4			
	J1~J16	R/W NEXT	R/W APnH(H)	R/W APnH(L)	内部動作23H→	R/W *4		
SHALB_Rd	R/W NEXT							
SHAL_W_Rd	R/W NEXT							
SHALL_ERd	R/W NEXT							
SHAR_B_Rd	R/W NEXT							
SHAR_W_Rd	R/W NEXT							
SHAR_L_ERd	R/W NEXT							
SHLL_B_Rd	R/W NEXT							
SHLL_W_Rd	R/W NEXT							
SHLL_L_ERd	R/W NEXT							
SHLR_B_Rd	R/W NEXT							
SHLR_W_Rd	R/W NEXT							
SHLR_L_ERd	R/W NEXT							
SLEEP	R/W NEXT							
STC CCR_Rd	R/W NEXT							
STC CCR@ERd	R/W 3rd	R/W NEXT	W/W EA					
STC CCR@R16_ERd	R/W 3rd	R/W 3rd	R/W NEXT	W/W EA				
STC CCR@R32_ERd	R/W 2nd	R/W 3rd	R/W 4th	R/W 5th	R/W NEXT	W/W EA		
STC CCR@ER4	R/W 2nd	R/W NEXT	内部動作23H→	W/W EA				
STC CCR@Rn16	R/W 2nd	R/W 3rd	R/W NEXT	W/W EA				
STC CCR@Rn32	R/W 2nd	R/W 3rd	R/W 4th	R/W NEXT	W/W EA			
SUB_B_Rd	R/W NEXT							
SUB_W_Rd@16	R/W 2nd	R/W NEXT						
SUB_W_Rd@32	R/W NEXT							
SUBJ_B_Rd	R/W 2nd	R/W 3rd	R/W NEXT					
SUBJ_FRA_ERd	R/W NEXT							
SUBS #16@ERd	R/W NEXT							
SURX_Rd@8	R/W NEXT							
SURX_Rd@32	R/W NEXT							
TRAPA #x2	J-16	R/W NEXT	内部動作23H→	W/W APnH(L)	W/W APnH(H)	R/W VBC	内部動作23H→	R/W *7
	J1~J16	R/W NEXT	内部動作23H→	W/W APnH(L)	W/W APnH(H)	R/W VBC	内部動作23H→	R/W *7
XOR_B_Rd@32	R/W NEXT							
XOR_B_Rd	R/W NEXT							
XOR_W_FRA@16_Rd	R/W 2nd	R/W NEXT						
XOR_W_Rd@32	R/W NEXT							
XORL_B_Rd	R/W 3rd	R/W 3rd	R/W NEXT					
XORL_ERd	R/W 2nd	R/W NEXT						
XORC #xx:CCR	R/W NEXT							
リセット例外処理	J-16	R/W VBC	内部動作23H→	R/W *5				
	J1~J16	R/W VBC	内部動作23H→	R/W *5				
割込み例外処理	J-16	R/W *6	内部動作23H→	W/W APnH(L)	W/W APnH(H)	R/W VBC	内部動作23H→	R/W *7
	J1~J16	R/W *6	内部動作23H→	W/W APnH(L)	W/W APnH(H)	R/W VBC	内部動作23H→	R/W *7

【注】*1 EAaはER5、EAdはER6の内容です。

*2 EAaはER5、EAdはER6の内容で、実行後それぞれ“1”が加算されます。

また、nはR4LまたはR4の初期値であり、n=“0”的ときこれらの実行は行われません。

*3 バイトサイズリード／ライトに必要なステート数は9～16です。

*4 リターン後の先頭アドレスです。

*5 プログラムのスタートアドレスです。

*6 ブリッフェッチャアドレスです。退避されるPCに2を加算したアドレスです。

また、スリープモード、ソフトウェアスタンバイモードからの復帰時にはリード動作は行われず、内部動作となります。

*7 割込み処理ルーチンの先頭アドレスです。

3. 处理状態

3.1 概要

H8/300H CPUの処理状態には、プログラム実行状態、例外処理状態、低消費電力状態、リセット状態、およびバス権解放状態の5種類があります。さらに、低消費電力状態には、スリープモード、ソフトウェアスタンバイモード、およびハードウェアスタンバイモードがあります。処理状態の分類を図3.1に、各状態間の遷移を図3.2に示します。なお、詳細は、当該LSIのハードウェアマニュアルを参照してください。





図3.1 処理状態の分類



【注】*1 ハードウェアスタンバイモードを除くすべての状態において、 $\overline{\text{RES}}$ 端子が“Low”レベルになるとリセット状態に遷移します。

*2 すべての状態において $\overline{\text{STBY}}$ 端子を“Low”レベルにすると、ハードウェアスタンバイモードに遷移します。

図3.2 状態遷移図

3.2 プログラム実行状態

CPUがプログラムを順次実行している状態です。

3.3 例外処理状態

リセット、割込み、またはトラップ命令の例外処理要因によって起動され、CPUが通常の処理状態の流れを変え、例外処理ベクトルからスタートアドレスを取り出し、その番地に分岐する過渡的な状態です。割込みおよびトラップ命令例外処理では、SP (ER7) を参照して、PCおよびCCRの退避を行います。

3.3.1 例外処理の種類と優先度

例外処理には、リセット、割込み、およびトラップ命令があります。表3.1に、例外処理の種類と優先度を示します。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

表3.1 例外処理の種類と優先度

優先度	例外処理要因	例外処理検出タイミング	例外処理開始タイミング
高 ↑ ↓ 低	リセット	クロック同期	RES端子が"Low"レベルから"High"レベルに変化すると、ただちに例外処理を開始します。
	割込み	命令の実行終了時*	割込み要求が発生すると、命令の実行終了時または例外処理の終了時に例外処理を開始します。
	トラップ命令	TRAPA命令実行時	トラップ (TRAPA) 命令を実行すると、例外処理を開始します。

【注】 * ANDC、ORC、XORC、LDC命令の実行終了時点、またはリセット例外処理の終了時点では、割込み要因の検出を行いません。

例外処理要因は、図3.3に示すように分類されます。

例外処理要因とベクタ番号ならびにベクタアドレスの詳細は、当該LSIのハードウェアマニュアルを参照してください。




図3.3 例外処理要因の分類

3.3.2 例外処理の動作

(1) リセット例外処理の動作


リセット例外処理は、最も優先度の高い例外処理です。RES端子を"Low"レベルにしてリセット状態にした後、RES端子を"High"レベルになると、リセット例外処理が起動されます。リセット例外処理が起動されると、CPUは、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地からプログラムの実行を開始します。リセット例外処理実行中、および終了後は、NMIを含めたすべての割込みが禁止されます。

(2) 割込み例外処理およびトラップ命令例外処理の動作

これらの例外処理が起動されると、CPUはSP (ER7) を参照してPCとCCRをスタックに退避します。次に、割込みマスクビットを"1"にセットし、例外処理ベクタテーブルからスタートアドレスを取り出して分岐します。

退避されるPCの値、ベクタテーブルより取り出されるスタートアドレスは、ノーマルモードでは16ビット、アドバンストモードでは24ビットとなります。

例外処理終了後のスタックの構造を図3.4に示します。



〈記号説明〉

PCE : プログラムカウンタ (PC) のビット23～ビット16

PCH : プログラムカウンタ (PC) のビット15～ビット8

PCL : プログラムカウンタ (PC) のビット7～0

CCR : コンディションコードレジスタ

SP : スタックポインタ

【注】 *リターン時には無視されます。

1. PCはリターン後に実行する最初の命令のアドレスです。
2. レジスタの退避/復帰は必ずワードサイズまたはロングワードサイズで、偶数アドレスから行ってください。

図3.4 例外処理終了後のスタック状態

3.4 バス権解放状態

CPU以外のバスマスクによるバス権要求に対して、バス権を解放した状態です。バス権解放状態では、CPUは内部動作を除き停止します。また、割込みも受け付けられません。詳細は当該LSIのハードウェアマニュアルを参照してください。

3.5 リセット状態

RES端子が"Low"レベルになると、実行中の処理はすべて中止され、CPUはリセット状態になります。リセットによってCCRのIビットが"1"にセットされます。リセット状態ではすべての割込みが禁止されます。RES端子を"Low"レベルから"High"レベルにすると、リセット例外処理が開始されます。詳細は当該LSIのハードウェアマニュアルを参照してください。

3.6 低消費電力状態

低消費電力状態はCPUの動作を停止して、消費電力を下げる状態です。スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードがあります。詳細は当該LSIのハードウェアマニュアルを参照してください。

3.6.1 スリープモード

スリープモードは、SSBY（ソフトウェアスタンバイ）ビットを"0"にクリアした状態で、SLEEP命令を実行することによって遷移するモードです。

CPUの動作はSLEEP命令実行直後で停止します。CPUの内部レジスタの内容は保持されます。

3.6.2 ソフトウェアスタンバイモード

ソフトウェアスタンバイモードは、SSBYビットを"1"にセットした状態で、SLEEP命令を実行することによって遷移するモードです。

CPUおよびクロックをはじめ内蔵周辺モジュールのすべての動作が停止します。内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限りCPUの内部レジスタの内容および内蔵RAMの内容は保持されます。また、I/Oポートの状態も保持されます。

3.6.3 ハードウェアスタンバイモード

ハードウェアスタンバイモードは、STBY端子を"Low"レベルにすることによって遷移するモードです。

ソフトウェアスタンバイモードと同様に、CPUおよびすべてのクロックは停止し、内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限りCPUの内蔵RAMの内容は保持されます。

4. 基本動作タイミング

4.1 概要

H8/300H CPUは、システムクロック (ϕ) を基準に動作しています。 ϕ の立上がりから次の立上がりまでの1単位をステートと呼びます。メモリサイクルまたはバスサイクルは、2または3ステートで構成され、内蔵メモリ、内蔵周辺モジュール、または外部アドレス空間によってそれぞれ異なるアクセスを行います。詳細は当該LSIのハードウェアマニュアルを参照してください。

4.2 内蔵メモリ (RAM、ROM)

内蔵メモリのアクセスは2ステートアクセスを行います。このとき、データバス幅は16ビットで、バイトおよびワードサイズアクセスが可能です。内蔵メモリアクセスサイクルを図4.1に、端子状態を図4.2に示します。




図4.1 内蔵メモリアクセスサイクル




図4.2 内蔵メモリアクセス時の端子状態

4.3 内蔵周辺モジュールアクセスタイミング

内蔵周辺モジュールのアクセスは3ステートで行われます。このとき、データバス幅は8ビットまたは16ビットで内部I/Oレジスタにより異なります。内蔵周辺モジュールアクセスタイミングを図4.3、端子状態を図4.4に示します。




図4.3 内蔵周辺モジュールアクセスタイミング






図4.4 内蔵周辺モジュールアクセス時の端子状態

4.4 外部アドレス空間アクセスタイミング

外部アドレス空間のアクセスを行うときのデータバス幅は8ビットまたは16ビット、バスサイクルは2ステートまたは3ステートです。図4.5に2ステートアクセスおよび3ステートアクセスのリードタイミングを、また図4.6に2ステートアクセスおよび3ステートアクセスのライトタイミングを示します。3ステートアクセスではウェイトステートを挿入することができます。詳細は当該LSIのハードウェアマニュアルを参照してください。



(a) 2ステートアクセス



(b) 3ステートアクセス

図4.5 外部デバイスアクセスタイミング（リードタイミング）




図4.6 外部デバイスアクセスタイミング（ライトタイミング）

H8/300Hシリーズ プログラミングマニュアル

発行年月 平成5年6月 第1版

平成8年3月 第3版

発 行 株式会社 日立製作所

半導体事業部

編 集 株式会社 日立マイコンシステム

技術情報センター

©株式会社 日立製作所 1983

◎ 株式会社 日立製作所

半導体事業部	〒100	東京都千代田区大手町二丁目6番2号(日本ビル)	(03) 3270-2111(大代)
北海道支社	〒060	札幌市中央区北二条西四丁目1番地(札幌三井ビル)	(011) 261-3131(大代)
北見営業所	〒090	北見市北四条東二丁目1番地(安田火災ビル)	(0157) 22-7121
道北営業所	〒070	旭川市五条通九丁目左1号(安田生命組合ビル)	(0166) 24-3567
道東営業所	〒055	網走市北大通十丁目1番地(北銀住生ビル)	(0154) 23-2551
帯広営業所	〒060	帯広市西5条南六丁目3番地(ソニビル)	(0155) 24-0818
室蘭営業所	〒050	室蘭市中島町四丁目9番6号(日協産業ビル)	(0143) 44-3327
函館営業所	〒040	函館市五稜郭町35番1号(日産火災函館ビル)	(0138) 52-6072
東北支社	〒980	仙台市青葉区一番町二丁目4番1号(興和ビル)	(022) 223-0121(大代)
青森営業所	〒030	青森市新町二丁目2番4号(青森新町第一生命ビル)	(0177) 75-1371~3
盛岡営業所	〒020	盛岡市中央通り二丁目1番21号(安田生命盛岡ビル)	(0196) 24-0056
秋田営業所	〒010	秋田市八橋字皮川原64番地2(秋田県農協ビル)	(0188) 64-2234
山形営業所	〒990	山形市番屋町二丁目2番36号(山形センタービル)	(0236) 23-5333(代)
庄内営業所	〒998	酒田市中町二丁目5番19号(酒田本町ビル)	(0234) 26-6979
福島営業所	〒960	福島市大町5番6号(日生福島ビル)	(0245) 23-0241~3
郡山営業所	〒963	郡山市堀下町9番4号(大成火災郡山ビル)	(0249) 23-3944
いわき営業所	〒970	いわき市平字大町7番1(平セントラルビル2階)	(0246) 22-6777
電線システム部因縁部	〒101-10	東京都千代田区神田駿河台四丁目6番地(日立本社ビル)	(03) 3258-1111(大代)
新潟支店	〒950	新潟市東大通一丁目4番1号(マルタケビル9階)	(025) 241-8161(代)
電子部品部本部	〒100	東京都千代田区大手町二丁目6番2号(日本ビル)	(03) 3270-2111(大代)
特販 第二部	〒310	水戸市三の丸一丁目4番73号(水戸三井ビル3階)	(0292) 24-7621
松本電子営業所	〒390	松本市深志一丁目2番11号(昭和ビル7階)	(0263) 36-6632
高崎電子営業所	〒370	高崎市常盤町16番11号(高崎イーストタワービル11階)	(0273) 25-2161
横浜支社	〒220	横浜市西区高島二丁目6番32号(日産横浜ビル)	(045) 451-5000(代)
幕央支店	〒243	厚木市中町三丁目16番1号(TVG第1ビル)	(0462) 96-6900(代)
川崎営業所	〒210	川崎市川崎区宮前町2番2号(ワタナベビル)	(044) 246-1501(代)
沼津営業所	〒410	沼津市大手町五丁目8番7号(スマップルガビル7階)	(0559) 51-3530(代)
北陸支社	〒930	富山市桜橋通り5番13号(富山興銀ビル)	(0764) 33-6511(大代)
金沢支店	〒920	金沢市本町二丁目15番1号(ボルテ金沢)	(0762) 63-2352(代)
福井営業所	〒910	福井市中央三丁目13番1号(北国ビル)	(0776) 23-8378(代)
中部支社	〒460	名古屋市中区栄三丁目17番12号(大通電気ビル)	(052) 243-3111(大代)
浜松支店	〒430-77	浜松市板屋町111番地の2(浜松アクトタワー)	(053) 454-6281(代)
静岡支店	〒420	静岡市葵町3番地の9(朝日新聞静岡ビル)	(054) 254-7341(代)
豊田支店	〒471	豊田市土橋町四丁目67番地2(豊田日立ビル)	(0565) 29-1031(代)
岐阜営業所	〒500	岐阜市吉野町六丁目16番17(大成生命ビル)	(0582) 63-0634
三重営業所	〒510	四日市市浜田町5番27号(第三加藤ビル8階)	(0593) 52-7111(代)
関西支社	〒559	大阪市住之江区南港東八丁目3番45号(日立開西ビル)	(06) 616-1111(大代)
滋賀営業所	〒520	大津市木下町17番12号(美津ビル)	(0775) 21-0020(代)
京都支店	〒604	京都府京都市中京区烏丸通御池下ル虎屋町577番2号(太陽生命御池ビル)	(075) 223-5611(代)
奈良営業所	〒630	奈良市大宮町五丁目3番14号(不動ビル)	(0742) 35-2321(代)
和歌山営業所	〒640	和歌山市三木町中ノ丁15(和歌山電気生命ビル)	(0734) 33-1258(代)
神戸支店	〒651	神戸市中央区塩井通四丁目2番2号(神戸いすゞクリルートビル)	(078) 261-9677(代)
中國支社	〒730	広島市中区基町11番10号(千代田生命ビル)	(082) 223-4111(代)
鳥取営業所	〒680	鳥取市今町二丁目251番地(日生鳥取駅前ビル)	(0857) 22-4270(代)
山陰営業所	〒690	松江市朝日町498番地6(松江駅前第一生命ビル)	(0852) 26-7366(代)
岡山支店	〒700	岡山市下石井一丁目1番3号(日本生命岡山第二ビル)	(086) 224-5271(代)
福山営業所	〒720	福山市船町7番23号(安田生命福山ビル)	(0849) 24-6738(代)
山口支店	〒754	山口県吉敷郡小郡町高砂町1番8号(安田生命小郡ビル)	(08397) 2-3039(代)
徳山営業所	〒745	徳山市代々木通一丁目4番1号(三井生命ビル)	(0834) 31-1515(代)
宇都宮営業所	〒755	宇都宮市相生町8番1号(宇都宮商ビル)	(0836) 31-3810(代)
四国支社	〒760	高松市中央町5番31号(中央町ビル)	(0878) 31-2111(代)
愛媛支店	〒790	松山市三番町四丁目4番5号(松山第二東邦生命ビル)	(089) 943-1333(代)
東予営業所	〒792	新居浜市一宮町一丁目5番50号(新居浜ビル)	(0887) 35-1153
鹿児島営業所	〒770	徳島市八百屋町三丁目15番地(鹿児島日産生命ビル)	(0886) 54-5535(代)
高知営業所	〒780	高知市本町二丁目1番1号(安田生命高知ビル)	(0888) 24-0511(代)
九州支社	〒814	福岡市早良区百道浜二丁目1番1号(日立九州ビル)	(092) 852-1111(代)
北九州支店	〒802	北九州都市小倉北区經屋町12番23号(小倉日産生命ビル)	(093) 533-5500
佐賀営業所	〒840	佐賀市駅前中央一丁目9番45号(三井生命佐賀駅前ビル3階)	(0952) 29-7961
長崎営業所	〒850	長崎市万才町6番34号(日産・時事長崎ビル)	(0958) 21-6313
熊本支店	〒860	熊本市中央街2番11号(熊本サンニッセイビル2階)	(096) 359-7070
大分営業所	〒870	大分市舞鶴町一丁目4番35(大分三井ビル)	(0975) 34-0860
宮崎営業所	〒880	宮崎市橋場東四丁目7番28号(吉崎第一生命ビル)	(0985) 29-1721
鹿児島営業所	〒890	鹿児島市中央町12番2号(明治生命西鹿児島ビル)	(0992) 56-9021(代)
沖縄営業所	〒900	那覇市松山一丁目1番14号(千代田生命那覇共同ビル)	(098) 868-8176

■ 資料のご請求は、上記の担当営業または下記へどうぞ。株式会社 日立製作所 半導体事業部 ドキュメント管理室
〒100 東京都千代田区大手町二丁目6番2号(日本ビル) 電話 (03) 5201-6189(直) FAX (03) 3270-3277